- 1、本文档共53页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
数字电路与逻辑设计综合实验
掷骰子游戏电路的设计与实现
学院:信息与通信工程学院
学院:信息与通信工程学院
班级:2012XXXXXX
学号:2012XXXXXX
姓名:学渣班内序号:XX
书女凉即塞竽MUFKI Of ran AM? T
书女凉即塞竽
MUFKI Of ran AM? T: LU CO HWWM Ml TOWS
数字电路与逻辑设计综合实验
-
- PAGE # -
书女凉即塞竽MUFKI Of ran AM? T
书女凉即塞竽
MUFKI Of ran AM? T: LU CO HWWM Ml TOWS
数字电路与逻辑设计综合实验
-
- PAGE # -
目录:
一、 设计课题的任务要求…… 3
二、 系统设计……3
1、 设计思路……3
2、 总体框图……4
ASM图……4
MDS图……6
3、 分块设计 6
分频器模块 6
状态机控制模块(主功能模块)
数码管显示模块……13
点阵显示模块……13
三、 仿真波形及波形分析……15
四、 源程序及注释……17
五、 功能说明及资源利用情况…… 39
六、 实现效果图 40
七、 故障及问题分析……43
八、总结和结论
44
书览或卑卷九皐MJHQ UMiVtlRn Of POlO NV rfcUCOHShWMCAIHWC
书览或卑卷九皐
MJHQ UMiVtlRn Of POlO NV rfcUCOHShWMCAIHWC
数字电路与逻辑设计综合实验
-
- PAGE # -
书览或卑卷九皐MJHQ UMiVtlRn Of POlO NV rfcUCOHShWMCAIHWC
书览或卑卷九皐
MJHQ UMiVtlRn Of POlO NV rfcUCOHShWMCAIHWC
数字电路与逻辑设计综合实验
-
- PAGE # -
— ”
— ”爲mrEwca+EE 数字电路与逻辑设计综合实验
-
- PAGE # -
一、 设计课题的任务要求:
设计并实现一个掷骰子游戏电路。
基本要求:
1、 电路可供甲乙二人游戏,游戏者甲使用的按键为 BTN0游戏者乙使用的 按键为BTN1
2、 每按一次按键,代表掷一次骰子,可随机得到 1?6范围内的两个数字。
3、 甲乙按键产生的随机数字分别用数码管 DISP0-DISP1、DISP2-DISP3显 示,并用DISP7显示比赛局数,比赛结束用8X 8点阵显示获胜方,并伴有声音 效果。
4、 具体游戏规则如下:
第一局比赛,甲乙依次各按一次按键,按键所得两数之和为7或11者 胜;若无人取胜,则进行第二局比赛;
第二局比赛,甲乙每人各按一次按键,按键所得二数之和与第一局比
赛相同者获胜,若无人获胜,则进行第三局比赛,重复进行步骤( 2),直到出现
胜者为止。
游戏局数最多进行六局。在第六局比赛时,若重复进行步骤( 2)仍 未出现胜者,以按键所得两数之和最大者为获胜方。
提咼要求:
1、 增加多人游戏的功能,数码管可分时记录显示每个游戏者的骰子点数。
2、 点阵显示增加游戏开机动画、结束动画,并伴有乐曲播放。
3、 自拟其它功能。
二、 系统设计
1、设计思路:
系统结构框图如下:
由系统框图可以看出,该系统的核心部分是游戏控制模块,也即状态机部分。 游戏控制模块以外部输入的随机数生成信号、游戏控制信号以及时钟信号为依 据,实现了甲乙随机数的产生,也即完成了甲乙掷骰子的效果; 实现了每一局的
比较,判别比赛的胜负;以及状态之间的转换。最后,游戏控制模块输出的信号 将分别给到数码管显示模块、点阵显示模块以及蜂鸣器播放模块,将游戏的结果 以可视可听的效果呈现给玩家,实现优质的用户体验。
随机数生成信号由按键输入,游戏控制信号由拨码开关输入,时钟信号由实 验板给出,数码管扫描显示、点阵扫描显示以及蜂鸣器的鸣响的频率则由各个不 同的分频器给出。
为了更加方便的实现状态机、实现状态之间的跳转以及各个模块之间的连 接,我采用了整体编写代码的方式,即将所有的程序代码都写在一个 VHDL文件
当中,其中以不同的进程来划分不同的模块。
2、总体框图:
ASM图:
数字电路与逻辑设计综合实验
数字电路与逻辑设计综合实验
-
- PAGE # -
数字电路与逻辑设计综合实验
数字电路与逻辑设计综合实验
-
- PAGE # -
开机动也 幵机音乐
旦渕倉弓0(数駆沽第)
£
r ^irsi
■
r
■
:1;6fc.i5 6
屮胜
ZB1
股于合
廿同
0
合
更 niaF
Bi.fS
S同
?
K
乞骰卞合
4
音丁 7或老
8
¥ES
r
Ziff
TES
芒第
屮h ni
陀般X合銀 话丁贮ria
1上
啜子合
Er4
」A
于乙合
数丄
7蔵子合 大十甲临
/,JF
— 阿祕旳旳爲切“旳讣“十““旳
— 阿祕旳旳爲切
文档评论(0)