集成电路设计期末复习.ppt

六、关于开关与逻辑 用不同方式实现XOR 当且仅当全部输入相等时输出为0，否则为1 功能 符号 真值表 等效表达式 电路图 AOI b 六、关于开关与逻辑 用不同方式实现XOR 用AOI22实现异或 ，其中，令AOI22中 或 六、关于开关与逻辑 用不同方式实现XOR 多路选择器实现异或 ，其中，令 （a，b可互换） 七、关于动态多米诺逻辑 优点 无预充电荷损失：预充电之后所有单元的输入都被置为0，故只能有0→1翻转 抗噪声能力强：输出反相器可根据扇出来优化 开关速度非常快：只有输出上升沿的延时（tpHL=0），预充电、求值时的负载电容均为内部电容 抵抗电荷泄漏能力强：反相器加1个pMOS管即可构成电平恢复器 缺点 非反相门，难以实现诸如XOR、XNOR这样需要NOT运算的逻辑 必须有时钟 输出有电荷泄漏及电荷分享等寄生效应 七、关于动态多米诺逻辑 特点 七、关于动态多米诺逻辑 思考1：Mp管起何种作用？若Mp栅极接地，有何影响？ 思考2：Me管起何种作用？若去掉有何影响？ 思考3：Mkp起何种作用？如果去掉Mkp，会对电路产生何种影响 ？ Copyright * * * MOSFET是现代数字IC的驮马。 * 优点和缺点均是针对双极型器件相比较。 * 开关特性也称瞬态特性、暂态特性 * 静态CMOS：优点是无比逻辑，无静态功耗，缺点是管子数多 * 准nMOS：优点是管子数少，缺点是有比逻辑，有静态功耗 * 动态CMOS：优点是管子数少，速度快，缺点是噪声容限小，输出电平保持时间有限。 * DCVSL：优点是无静态功耗，可同时实现同相和反相逻辑，缺点是需双轨输入信号，电路连接关系较复杂 * 反相器将PDN内部电容和负载电容相互隔离 * 时钟为低电平时，Mp导通，对输出节点预充电至高电平，如果组合逻辑计算结果为1，则可缩短延迟时间。如果将Mp的栅极接GND，则Mp常通，电路成为准nMOS电路，仍能实现正常逻辑，但存在有比逻辑和静态功耗问题。 在预充电期间，Me关断，可防止下拉PDN链导通。求值期间，Me导通，使PDN能正常导通。对多米诺逻辑而言，预充电期间，PDN的所有输入端均为0，所以将Me短接，并不影响功能，但会导致预充电逐级进行，加长了预充电的周期。 Mkp管起电平恢复作用。如无此管，输出电容上的电荷会因电荷泄漏等原因逐渐释放，导致其预充电电平逐渐下降。Mkp管当输出高电平（反相器输出为低电平）时导通，为输出节点补充电荷。 IC设计基础 集成电路设计系列 一、集成电路基本材料构成 有源器件层：nFET、pFET、p结二极管，半导体（Si）材料 互连层：单层、多 层，连接有源器件，导体（Al，Cu，poly Si） 绝缘层：栅氧化层、场氧化层，形成栅电容、隔离有源器件及互连线，绝缘体（SiO2） 漏区、源区、沟道区的材料有何区别？ nFET和pFET有何区别？ 沟道为何有时导电、有时不导电？ 沟道 一、 CMOS器件基本概念问题 一、 MOSFET的结构 Polysilicon Aluminum 一、 MOSFET的特点 优点（与双极型器件相比） 更接近于理想开关，寄生效应弱 集成密度高，单元器件占芯片面积小 制造工艺相对“简单”，因而制造大而复杂的电路时成本较低 缺点（与双极型器件相比） 固有噪声较大 放大能力较弱 适用范围 适合制作超大规模的数字电路 不适合制作中小规模的模拟电路 一、 MOSFET的IV特性 增强型NMOS 输出高电平电压VOH，输出低电平电压VOL，输入低电平电压VIL，输入高电平电压VIH，中点电压VM，低电平噪声容限VNML，高电平噪声容限VNMH。 二、关于逻辑门的电压传输特性 二、关于逻辑门的电压传输特性 在VTC曲线的三个部分： (a)．n管截止，p管线性导通；(b)．n管线性导通，p管截止；(c)．n管饱和导通，p管饱和导通。 10 0 10 1 0.8 0.9 1 1.1 1.2 1.3 1.4 1.5 1.6 1.7 1.8 M V (V) W p /W n VTC曲线的平移情况 二、关于逻辑门的电压传输特性 VTC曲线的平移情况： n管的宽长比增加，p管不变； p管的宽长比增加，n管不变。 如何中点电压VM 三、关于静态CMOS反相器的开关特性 上升时间tf，下降时间tr，高电平到低电平的传播延迟时间tpHL，低电平到高电平的传播延迟tpLH 三、关于静态CMOS反相器的开关特性 PMOS和NMOS相同尺寸下，tr和tf随扇出的变化特性曲线。 四、逻辑及版图（例子） 思考1：如要求该电路的电气特性对称，且关键路径延迟与参照反相器相同，各管子的