微机原理和接口技术52 存储系统.ppt

* 8086的16位存储器接口 两种译码方法 独立的存储体译码器 每个存储体用一个译码器； 缺点：电路复杂，使用器件多。 独立的存储体写选通 译码器共用，但为每个存储体产生独立的写控制信号 但无需为每个存储体产生独立的读信号，因为8086每次仅读1字节。对于字，8086会连续读2次。 电路简单，节省器件。 * 1）独立的存储体译码器 D15-D8 D7-D0 高位存储体 (奇数地址) 低位存储体 (偶数地址) A16-A1 A15-A0 A15-A0 D7-D0 D7-D0 64KB×8片 64KB×8片 CS# Y0# Y7# Y0# Y7# C B A A19 A18 A17 C B A A19 A18 A17 CS# G1 G2A# G2B# G1 G2A# G2B# OE# WE# OE# WE# MEMR# MEMW# BHE# A0 Vcc Vcc 注意这些信号线的连接方法 MEMW#信号同时有效，但只有一个存储体被选中 * 2）独立的存储体写选通 64KB×8片 D15-D9 D8-D0 高位存储体 (奇数地址) 低位存储体 (偶数地址) A16-A1 A15-A0 A15-A0 D7-D0 D7-D0 64KB×8片 CS# Y0# Y7# C B A A19 A18 A17 CS# G1 G2A# G2B# OE# WE# OE# WE# MEMR# BHE# A0 Vcc GND MEMW# ≥1 ≥1 每个存储体用不同的读控制信号 微机系统中存储器的体系结构 1. 层次化的存储器结构 CPU 寄存器组 Cache 片内 片外 内存 (DRAM) 外部存储器 (软盘、硬盘、光盘) CPU片内 主机系统中 外设 Cache速度最快，属于SRAM类型 内存由DRAM构成，速度比Cache慢 采用虚拟存储技术实现外部存储器与内存之间的映射 采用高速缓冲技术实现内存与Cache之间的映射 存储器体系结构 2. 内存的分区结构 基本内存主要供DOS操作系统用,包括DOS操作系统, 系统数据, 驱动程序等，大小为640KB 基本内存区 高端内存区 扩展内存区 00000H A0000H 100000H 640KB 384KB 图1 微机的内存组织 中断向量区 DOS数据区 DOS系统区 驱动程序 用户程序 00000H 9FFFFH 图2 基本内存区组织 显示缓冲区 I/O卡保留区 (网卡、硬盘控制器上的缓冲区) 保留区 系统ROM区 A0000H C0000H E0000H F0000H FFFFFH 图3 高端内存区组织 128K 128K 64K 64K 高端内存区留给系统ROM及I/O卡缓冲区使用，共384KB * Pentium的64位存储结构 Pentium及以后的IA-32处理器采用64位数据总线，利用8个字节允许信号区别8个8位存储体。 采用存储体结构，访问数据时地址对齐（Align）才能具有高性能。 * 本章重点 存储器的分类和技术指标 存储器的分级结构及相关特点 半导体读写存储器的组成、工作原理及特点 半导体只读存储器分类及特点 DRAM刷新原理及方法 存储器译码方式 存储器扩展方式，与CPU的连接(重点) * 作业 1、p231 5、6、7、13 2、CPU执行一段程序时，访问Cache 1800次，访问主存200次。Cache的存储周期为50ns，主存的存储周期为250ns。求Cache/主存系统的效率和平均访问时间。 * 习题-选择题 1．存储器中存放的信息可以是数据，也可以是指令，这要根据 。 A．最高位是0还是1来判别 B．存储单元的地址来判别 C．CPU执行程序的过程来判别 D．ASCII码表来判别 2. 某计算机字长16位，存储容量为1MB，若按字节编址，其寻址范围是 A．0~1M B．0~64K C．0~512K D．0~256K * 习题-选择题 3．某一静态RAM芯片，其容量为512K*8位，除电源和接地端外， 该芯片引出线的最小数目应为 。 A．25 B．23 C．20 D．29 4．某计算机字长32位，存储容量为1MW，若按字节编址， 其寻址范围是 。 A．0~4M B．0~8M C．0~2M D．0~1M * 习题-选择题 5．某一动态RAM芯片，其容量为16K*1位，除电源和接地端外， 该芯片引出线的最小数目应为 。 A．16 B．18 C．14 D．12 6．主存储器主要用来存放 。 A．指令 B．数据 C．微程序 D．指令和数据 习题-填空题 起止范围为0000H～3FF