单片机实用技术 教学课件 作者 陶春鸣 02.ppt

第2章 MCS-51系列单片机的结构和原理 2.1 MCS-51单片机的基本结构 2.1.1 MCS-51单片机的基本组成 2.1.2 MCS-51单片机内部结构 2.1.3 输入/输出（I/O）端口结构 MCS-51单片机主要由以下几个部分组成： （1）一个8位微处理器（CPU）。 （2）数据存储器（RAM）和特殊功能寄存器（SFR）。 （3）内部程序存储器（ROM）。 （4）两个定时/计数器，用以对外部事件进行计数，也可用做定时器。 （5）4个8位可编程的输入/输出（I/O）并行端口，每个端口既可做输入，也可做输出。 （6）一个串行端口，用于数据的串行通信。 （7）中断控制系统。 （8）内部时钟电路。 MCS-51单片机由微处理器（含运算器和控制器）、存储器、I/O口以及专用寄存器SFR等构成。 1．P0口的结构 （1）P0口作为I/O口，P0作为输出口使用时，内部控制端发0电平使“与”门输出为0，场效应管T1截止，此时多路开关MUX与锁存器的端接通。输出数据时，内部数据加在锁存器D端，当CL端的写脉冲出现后，与内部总线相连的D端数据取反后出现在Q端，经场效应管T2反向出现在P0的引脚上。由于输出驱动为漏极开路式，需要外接上拉电阻，阻值一般为5K～10K。 当P0口作为输入口时，端口中的两个缓冲器用于读操作。当执行一般的端口输入指令时，读脉冲将图中下方的三态输入缓冲器打开，这样端口上的数据经缓冲器送至内部总线。图中上方的缓冲器并不直接读端口引脚上的数据，而是读锁存器Q端的数据，Q端与引脚上的数据是一致的。这样设计的目的是为了适应所谓的“读－修改－写”类操作指令。 （2）P0口作为地址/数据总线。当P0口用做输出地址/数据总线使用时，控制端信号为高电平1，此时多路开关MUX将CPU内部地址/数据经反向器输出端与场效应管T2接通，同时“与”门开锁。输出的地址或数据信号通过“与”门驱动上拉场效应管T1，又通过反向器驱动下拉场效应管T2。这种结构大大增加了负载驱动能力。 2．P1口的结构 P1端口与P0端口的主要区别在于，P1端口用内部上拉电阻代替了场效应管T1，且输出信号仅来自内部总线。若输出时D端的数据为1，T截止输出为1；若D端数据为0，则T导通，引脚输出为低电平。当P1口作为输入使用时，必须向锁存器写1，使场效应管截止，才可以作为输入使用。 3．P2口的结构 和P1口比较，P2口多了转换控制部分。当P2口作为通用I/O口使用时，多路开关MUX连接锁存器的Q端，构成一个准双向口。当系统扩展片外程序存储器时，P2端口就用来周期性地输出从外存中取指令的高8位地址（A8～A15）,此时MUX在CPU的控制下切换到与内部地址总线相连。因地址信号是不间断的，此时P2口就不能作为I/O端口使用了。 4．P3口的结构 和P1口比较，P3口增加了一个与非门和一个缓冲器，使其各端口线有两种功能选择。当处于第一功能时，第二输出功能线为1，此时输出与P1口相同，内部总线信号经锁存器和场效应管输出。当作为输入时，“读引脚”信号有效，下面的三态缓冲器打开（增加的一个为常开），数据通过缓冲器送到CPU内部总线。 2.2.1 MCS-51单片机芯片引脚介绍 2.2.2 MCS-51单片机的片外总线结构 工作寄存器区： 在片内数据存储器低128个字节单元中，前32个单元（地址为00H～1FH）为通用工作寄存器区，共分为4组（寄存器0组、1组、2组和3组），每组8个工作寄存器由R0～R7组成，共占32个单元。当前，CPU选用哪一组由程序状态字PSW中的RS1和RS0这两位的组合决定，后面将详细介绍。CPU在复位时自动选中0组工作寄存器组。 位寻址区 ： 在片内数据存储器低128个字节单元中，20H～2FH的16个单元为位寻址区，每个单元8位，共128位，其位地址范围为00H～7FH。位寻址区的每一位都可以当做软件触发器，由程序直接进行位处理。程序中通常把各种程序状态标志、位控变量设在位寻址区。同样，位寻址区的RAM单元也可以作为一般的数据存储器按字节单元使用。 通用RAM区： 在片内数据存储器低128个字节单元中，30H～7FH的80个单元为通用RAM区，可以作为数据缓冲器使用，操作指令丰富，数据处理方便灵活。 在实际应用中，常在此区设置堆栈。栈顶的设置由堆栈指针SP指示。 专用寄存器区： 在片内数据存储器高128个字节单元中，有21个特殊功能寄存器，其中有11个寄存器是可以位寻址的。MCS-51专用寄存器中可寻址位共有83个，其中许多位还有其专用名称，寻址时既可使用位地址，也可以使用位名称。 注意：此区只能采用直接寻址方式。