QuartusⅡ原理图输入操作基础.ppt

3.3 编译设计文件 分步编译就是使用对应命令分步执行对应的编译环节，每完成一个编译环节，生成一个对应的编译报告。分步编译跟全编译一样分为四步： 1、分析与综合（Analysis Synthesis） ：设计文件进行分析和检查输入文件是否有错误，对应的菜单命令是QuartusⅡ主窗口Process菜单下Start\Start Analysis Synthesis，对应的快捷图标是在主窗口的工具栏上的 ； 2、适配（Fitter） ：在适配过程中，完成设计逻辑器件中的布局布线、选择适当的内部互连路径、引脚分配、逻辑元件分配等，对应的菜单命令是QuartusⅡ主窗口Process菜单下Start\Start Fitter ；（注：两种编译方式引脚分配有所区别 ） 3.3 编译设计文件 3、编程（Assembler） ：产生多种形式的器件编程映像文件 ，通过软件下载到目标器件当中去，应的菜单命令是QuartusⅡ主窗口Process菜单下Start\Start Assembler ； 4、时序分析(Classical Timing Analyzer) ：计算给定设计与器件上的延时，完成设计分析的时序分析和所有逻辑的性能分析，菜单命令是QuartusⅡ主窗口Process菜单下Start\Start Classical Timing Analyzer ，对应的快捷图标是在主窗口的工具栏上的 。 3.3 编译设计文件 编译完成以后，编译报告窗口Compilation Report会报告工程文件编译的相关信息，如编译的顶层文件名、目标芯片的信号、引脚的数目等等 。 全编译操作简单，适合简单的设计。对于复杂的设计，选择分步编译可以及时发现问题，提高设计纠错的效率，从而提高设计效率。 3.3 编译设计文件 5、RTL阅读器：在设计的调试和优化过程中，可以使用RTL阅读器观察设计电路的综合结果，同时也可以观察源设计如何被翻译成逻辑门、原语等 。 RTL阅读器是观察和确定源设计是否实现了设计要求的理想工具。 执行仿真验证设计功能之前使用RTL阅读器查找设计中的问题，可以在设计早期发现问题，为后期的验证工作节省时间。 当设计通过编译后，选择QuartusⅡ主窗口Tools菜单下Netlist Viewers\RTL Viewer命令，弹出RTL阅读器窗口 3.3 编译设计文件 5、 RTL阅读器 RTL阅读器窗口图 3.3 编译设计文件 5、RTL阅读器 RTL阅读器窗口的右边，是过程设计结果的主窗口，包括设计电路的模块和连线，RTL阅读器的左边是层次列表，在每个层次上一树状形式列出了设计电路的所有单元。层次列表的内容包括以下几个方面： （1）实例Instances，能够被展开成低层次模块或实例； （2）原语Primitives，不能被展开为任何低层次模块的低层次节点； （3）引脚Pin，当前层次的I/O端口，如果端口是总线，也可以将其展开，观察到端口中每一个端口的信号； （4）网线Net，是连接节点的连线，当网线是总线时也可以展开，观察每条网线。 3.3 编译设计文件 5、RTL阅读器 双击结构图中的实例，可以展开此模块的下一级结构图 3.4 仿真设计文件 仿真的目的就是在软件环境下，验证电路的行为和设想中的是否一致。 FPGA/CPLD中的仿真分为功能仿真和时序仿真。功能仿真着重考察电路在理想环境下的行为和设计构想的一致性。时序仿真则在电路已经映射到特定的工艺环境后，考察器件在延时情况下对布局布线网表文件进行的一种仿真。 仿真一般需要建立波形文件、输入信号节点、编辑输入信号、波形文件的保存和运行仿真器等过程。 3.4 仿真设计文件 1 、建立波形文件 波形文件用来为设计产生输入激励信号。利用 Quartus II 波形编辑器可以创建矢量波形文件(.vwf) 创建一个新的矢量波形文件步骤如下： （1）选择QuartusⅡ主界面 File 菜单下的New命令，弹出新建对话框； （2）在新建话框中选择 Other Files 标签页，从中选择 Vector Waveform File，点击OK按钮，则打开一个空的波形编辑器窗口，主要分为信号栏、工具栏和波形栏 。 3.4 仿真设计文件 1 、建立波形文件： 打开波形编辑器窗口 3.4 仿真设