第9章输入输出系统2013.ppt

北京理工大学计算机学院 9.4 DMA方式及其接口 ⑷ 规定数据在主存与外设之间的传送方向，发出读/写或其他控制信号，并执行数据传送的操作。 ⑸ 向CPU报告DMA操作的结束。 北京理工大学计算机学院 9.4 DMA方式及其接口 2. DMA控制器的基本组成 (1) 主存地址计数器 用来存放主存中要交换数据的地址，该计数器的初始值为主存缓冲区的首地址，当DMA传送时，每传送一个数据，将地址计数器加“1”，从而以增量方式给出主存中要交换的一批数据的地址，直至这批数据传送完毕为止。 北京理工大学计算机学院 (2) 传送长度计数器 用来记录传送数据块的长度，其初始值为传送数据的总字数或总字节数，每传送一个字或一个字节，计数器自动减“1”，当其内容为“0”时表示数据已全部传送完毕。 (3) 数据缓冲寄存器 用来暂存每次传送的数据。输入时，数据由外设（如磁盘）先送往数据缓冲寄存器，再通过数据总线送到主存。反之，输出时，数据由主存通过数据总线送到数据缓冲寄存器，然后再送到外设。 9.4 DMA方式及其接口 北京理工大学计算机学院 9.4 DMA方式及其接口 (4) DMA请求触发器 每当外设准备好一个数据后给出一个控制信号，使DMA请求触发器置位，控制/状态逻辑经系统总线向CPU发出总线请求（HOLD），如果CPU响应，发回批准信号（HLDA），DMA控制器接管总线控制权，向系统总线送出传送命令与总线地址。控制/状态逻辑接收此信号后使DMA请求触发器复位，为交换下一个数据做准备。 北京理工大学计算机学院 9.4 DMA方式及其接口 (5) 控制/状态逻辑 它由控制和时序电路以及状态标志等组成，用于指定传送方向，修改传送参数，并对DMA请求信号和CPU响应信号进行协调和同步。 (6) 中断机构 当一个数据块传送完毕，由溢出信号触发中断机构，向CPU提出中断请求，CPU将进行DMA传送的结尾处理。 北京理工大学计算机学院 9.4 DMA方式及其接口 3.DMA控制器的引出线 (1)地址总线 在DMA方式下，呈输出状态，可对主存进行地址选择；在CPU方式下，呈输入状态，可对DMA控制器中的有关寄存器进行寻址。 (2)数据总线 在DMA方式下，用它进行数据传送；在CPU方式下，可对DMA控制器的有关寄存器进行编程。 北京理工大学计算机学院 9.4 DMA方式及其接口 (3)控制数据传送方式的信号线 存储器读信号、存储器写信号、外设读信号、外设写信号。 (4)DMA控制器与外设之间的联络信号线 DMA请求信号 DMA响应信号 (5)DMA控制器与CPU之间的联络信号线 总线请求 总线响应信号 北京理工大学计算机学院 9.4 DMA方式及其接口 4.DMA控制器的连接和传送 主存 CPU DMA 控制器 外设 HRQ HLDA DREQ DACK IOW IOR MEMW MEMR 数据总线 地址总线 DREQ DREQ DACK DACK HRQ HRQ HLDA HLDA DMA 控制器 CPU CPU CPU DMA 控制器 CPU 获得总线控制权 CPU 获得总线控制权 DMA控制器 获得总线控制权 北京理工大学计算机学院 9.4 DMA方式及其接口 ⑴ 首先由外设向DMA控制器发出请求信号DREQ。 ⑵ DMA控制器向CPU发出总线请求信号HRQ。 ⑶ CPU向DMA控制器发出总线响应信号HLDA，此时，DMA控制器获取了总线的控制权。 ⑷ DMA控制器向外设发出DMA响应信号DACK，表示DMA控制器已控制了总线，允许外设与主存交换数据。 北京理工大学计算机学院 9.4 DMA方式及其接口 ⑸ DMA控制器按主存地址计数器的内容发出地址信号作为主存地址的选择，同时主存地址计数器的内容加1（或减1）。 ⑹ DMA控制器发出IOR信号到外设，将外设数据读入总线，同时发出MEMW信号，将数据总线的数据写入地址总线选中的主存单元。 ⑺ 传送长度计数器减１。 重复⑸⑹⑺步骤，直到字节计数器减到“0”为止，数据块的DMA方式传送工作宣告完成。这时，DMA控制器的HRQ降为低电平，总线控制权交还CPU。 北京理工大学计算机学院 9.4 DMA方式及其接口 9.4.3 DMA传送方法与传送过程