组成原理课程设计报告.doc

PAGE PAGE 3 组成原理课程设计 指导教师： 学生班级： 学生姓名： 学 号： 班内序号： 课设日期：2016/6/20～2016/7/3 目录 TOC \o 1-3 \h \u 27711 一、设计目的 3 23058 二、设计要求 3 2946 三、VHDL使用方法 3 5162 四、计算机部件VHDL描述 7 14905 4.1总线传输实验 7 812 4.1.1实验目的 7 17760 4.1.2实验原理 8 31820 4.1.3实验具体步骤 8 8417 4.2寄存器实验 9 20808 4.2.1实验目的 9 14097 4.2.2实验原理 9 27753 4.2.3实验步骤 10 30009 4.3运算器实验 10 2417 4.3.1实验目的 10 1349 4.3.2实验原理 10 23298 4.3.3实验步骤 11 26128 4.4存储器实验 11 10313 4.4.1实验目的 11 24292 4.4.2实验原理 12 3312 4.4.3实验步骤 12 28710 五、模型计算机系统设计 12 5536 5.1CPU的基本功能部件 12 12879 5.2指令系统和汇编代码 13 1437 六、模型计算机系统调试 15 23954 6.1下载 15 13893 6.2调试 18 18409 6.3在实验仪器上执行 19 18292 七、 实验小结 20 21601 八、 附录 20 一、设计目的 1．利用《计算机组成与系统结构》、《汇编语言与微型计算机技术》、《可编程逻辑器件》课程的知识，设计一台微程序控制的模型计算机。通过本设计，主要掌握微程序控制结构计算机的设计方法，加深对计算机各部件的理解以及对整机结构的理解。 2．熟练VHDL语言在硬件设计中的应用。 二、设计要求 1．硬件设计，包括运算器、寄存器、寄存器、微程序控制器的VHDL描述。 2．软件设计，包括指令系统设计及应用程序的设计。 3．硬件和软件联合调试，利用设计的模型计算机执行应用程序，通过数码管显示结果。 三、VHDL使用方法 VHDL简介 特点 （1）、多层次语言结构 （2）、可读性强 （3）、可仿真、检验 （4）、可移植 VHDL设计 将设计对象（实体Entity）分成外部可见部分（实体名和连接）和内部部分（实体算法和实现）。每个实体可对应一个或多个结构体，它由信号赋值语句、进程语句、组体例化语句等组成。 VHDL结构体描述 有三种结构描述 （1）、行为（Behavioral）级描述 通过一组串行的VHDL进程，反映设计的功能和算法。 （2）、数据流（Dataflow）级描述 将数据看成从设计的输入端流到输出端，对它的操作定义为用并行语句表示的数据形式的改变。 （3）、结构（Structural）级描述 将设计看成多个功能块的相互连接，并且主要通过功能块的实例化来表示。 VHDL语言基础 基本结构 一个VHDL设计实体由四大部分组成： （1）、库、程序包 一般为：LIBRARY IEEE； ——IEEE标准库 USE IEEE﹒STD_LOGIC_1164﹒ALL； ——打开一个程序包 （2）、实体说明：它是设计实体模块的外部特征。 entity 实体名称is [generic（类属说明）；] [port（端口说明）；] end[实体名称]； 端口说明：说明输入和输出端口的数目和类型。 Port（ 端口名称：端口方式 端口类型 {；端口名称：端口方式 端口类型} ）； 端口方式可为 in（只可读）、out（只可赋值）、 inout（双向）、buffer（与out类似，但可读） 端口类型为它的数据类型，见后面介绍。 类属说明：用于确定实体或组件中定义的局部常数（一般不用）。 generic（ 常数名称：类型[：=值] {；常数名称：类型[：=值]} ）； （3）、结构体：它反映设计的内部实现 architecture结构体名of 实体名is {块说明语句} begin {并行处理语句} and[结构体名] 块说明语句包括信号（signal）说明（同port说明）、常