利用锁相环设计制作频率合成器.doc

锁相环频率合成器 PAGE1 / NUMPAGES34 《高频电子线路技术》 设计报告 设计时间： 2015年1月5日~ 2015年1 月9日 班 级： 2013级应用电子 技术3班 姓 名： *** 报告页数： 34 页 广东工业大学课程设计报告 设计题目利用锁相环设计制作频率合成器 学院信息工程学院专业应用电子技术班3班 学号########姓名*** (合作者########号***) 成绩评定_______ 教师签名_______ 目录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc409386115 设计任务 PAGEREF _Toc409386115 \h 4 HYPERLINK \l _Toc409386116 设计要求 PAGEREF _Toc409386116 \h 4 HYPERLINK \l _Toc409386117 设计方案及比较 PAGEREF _Toc409386117 \h 4 HYPERLINK \l _Toc409386118 系统电路设计及参数计算 PAGEREF _Toc409386118 \h 12 HYPERLINK \l _Toc409386119 产品制作及调试 PAGEREF _Toc409386119 \h 13 HYPERLINK \l _Toc409386120 电路原理图 PAGEREF _Toc409386120 \h 15 HYPERLINK \l _Toc409386121 实验结果和数据处理 PAGEREF _Toc409386121 \h 18 HYPERLINK \l _Toc409386122 实验测试数据 PAGEREF _Toc409386122 \h 21 HYPERLINK \l _Toc409386123 问题与讨论 PAGEREF _Toc409386123 \h 23 HYPERLINK \l _Toc409386124 心得体会： PAGEREF _Toc409386124 \h 25 HYPERLINK \l _Toc409386125 附录 PAGEREF _Toc409386125 \h 26 HYPERLINK \l _Toc409386126 参考文献 PAGEREF _Toc409386126 \h 34 设计任务： 1、熟悉锁相环和频率合成器的基本结构原理，熟悉相关芯片的性能参数及使用方法。 2、利用锁相环设计的频率合成器，当输入频率100Hz时，用一片CD4046、三片CD4522时，实现输出100Hz~99.9kHz。 设计要求： 1、测VCO曲线，即压控振荡器曲线； 2、测VCO中心频率f。； 3、测VCO增益：K=△f/△V； 4、测锁相环锁定范围：fL~fH； 5、求频率合成器的阶数。 设计方案及比较（设计可行性分析） 1~999可变分频器方案? 方案一：采用三级74HC160十进制同步加法计数器进行1~999任意可变分频。采用置数法分频。其优点是74HC160常用，且价格相对较低。其缺点是74HC160为同步置数，电路实现和拨码置数的计算较为复杂。? 方案二：采用CD4522十进制异步减法计数器实现1~999任意可变分频。其缺点是新片成本相对较高，其优点是实现容易，且拨码置数比较容易。 ?考虑到实现的容易，选用方案二。锁相环基本原理： 锁相环（PLL）是一个相位跟踪系统。它包括三个基本部件，鉴相器（PD）环路滤波器（LF）和压控振荡器（vco） 设参考信号 ??（1） 式中ur为参考信号的幅度，ωr为参考信号的载波角频率?θr(t)为参考信号以其载波相位ωrt为参考时的瞬时相位若参考信号是未调载波时，则θr(t)=θ1=常数。 设输出信号为 ???????（2） 式中Uo为输出信号的振幅，ωo为压控振荡器的自由振荡角频率，θo?(t)为参考信号，以其载波相位ωot为参考时的瞬时相位,?在VCO未受控制前他是常数，受控之后他是时间函数。则两信号之间的瞬时相位差为 （3） ?由频率和相位之间的关系可得两信号之间的瞬时频差为 （4） 鉴相器是相位比较器，他把输出信号uo(t)和参考信号ur(t)的相位进行比较，产生对应于两信号相位差θe?(t)的误差电压ud(t)。环路滤波器的作用是滤除误差电压ud(t)中的高频成分和噪声，以保证环路所要求的性能，提高系统的稳定性。压控振荡器受控制电压uc(t)的控制，uc(t)使压控振荡器的频率向参考信号的频率靠近，于是两者频率之差越来越小，直至频差消除而被锁定。 因此，