数电组合逻辑电路讲义.ppt

例14 用74138和适当的门电路实现全减器。 实现对被减数、减数进行减法运算而得到差及向相邻高位借位的逻辑电路称为全减器。它的输入为被减数Ai、减数Bi以及来自低位的借位Gi-1，输出为差数Di和向高位借位Gi。 需要注意的是，只有当被减数小于减数时才要借位， 借位后，相邻的高位减1，本位的差值为1。全减器的真值表如表所示。 全减器的真值表 由表可写出差值Di和借位Gi的逻辑函数表达式：  Di = m1+m2+m4+m7 Gi = m1+m2+m3+m7 Di = m1· m2· m4· m7 Gi = m1· m2· m3· m7 逻辑电路图 例15：用74138和适当的门电路实现逻辑函数： F=∑m(2,4,6,8,10,12,14) 给定的逻辑函数有四个逻辑变量，可有十六种输入取值组合，显然，可用四输入十六输出的译码器来实现。 若用74138实现四变量的逻辑函数，需要两片74138芯片，并将使能端作为输入端，把两个三输入八输出译码器扩展成四输入十六输出译码器。 变换后的逻辑表达式： F = m2 m4 m6 m8 m10 m12 m14 再将逻辑变量B、C、D分别接至译码器芯片Ⅰ和译码器芯片Ⅱ的输入端A2,A1,A0。逻辑变量A接至译码器芯片Ⅰ的使能端S2和芯片Ⅱ的使能端S1。这样，用两片74138和“与非”门实现给定逻辑函数表达式的逻辑电路图如图所示。 从图可以看出，当输入变量A=0时，译码器芯片Ⅰ工作，而译码器芯片Ⅱ禁止，译码器芯片Ⅰ产生最小项 m0 — m7；当输入变量A=1时，译码器芯片Ⅰ禁止，译码器芯片Ⅱ工作，产生最小项 m8—m15。 74LS48七段译码器真值表 （共阴级） 74LS48共阴级数码管，对应高电平时亮，低电平时灭 (三) 译码器的应用(用译码器组成组合逻辑电路) 驱动各种显示器件 存贮系统和其它数字系统的地址译码 组成脉冲分配器 程序计数器 代码转换 逻辑函数发生器等 例13 用译码器设计二进制数的 全加器。解： （1）列全加器真值表 （2）写表达式 图 4 – 35 用 3-8 译码器组成全加器 (3) 画用3-8译码器和与非门组成的全加器逻辑图 输 入 输 出 Ai Bi Gi-1 Di Gi 0 0 0 0 0 0 0 0 1 1 1 1 0 1 1 0 0 1 1 1 0 1 0 1 0 1 1 1 0 1 0 0 1 1 1 1 0 0 0 1 数据分配器将一路输入数据，根据需要传送到多个输出端的任何一个输出端的电路，叫数据分配器，又称多路分配器或多路解调器，其功能相当于单刀多掷开关。 常用的数据分配器有1路—4路(74LSl39)、1路—8路(74LSl38)、1路—16路(74LSl54)。 用译码器可以构成数据分配器，下面以74LSl38为例说明数据分配器的组成和基本原理。 译码器的应用：用译码器构成数据分配器 表4–12 译码表 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 A B C 0 1 2 3 4 5 6 7 自然数 N 由于每个方格都由一个数据占有，没有多余状态， 所以将每个方格自行圈起来即可。此时每个译码函数都由一个最小项组成。写出表达式： 图4– 23 三位二进制码译码器 2、十进制译码器。 0 CD 00 01 11 10 4 1 3 2 5 7 6 × 8 × × × 9 × × 00 01 11 10 AB 图 4 –24 8421BCD码译码矩阵 AD D A D C B D C B D C B