固态存储系统中的多比特翻转LDPC译码算法研究-软件工程专业论文.docxVIP

固态存储系统中的多比特翻转LDPC译码算法研究摘 固态存储系统中的多比特翻转LDPC译码算法研究 摘 要 随着存储系统的技术不断革新，NAND Flash作为存储介质的固态存储系统 (Solid．State Drive，SSD)因其具有高性能、低功耗、高速读写等特性，已经逐渐被 应用于互联网、军事、车载、航空等多个领域，是当今存储系统发展的主要趋势 之一。然而随着Flash工艺水平发展，特别是发展到25nm以下，加之Flash结构 从SLC发展到MLC再到TLC，单位存储单元的容量越来越大，存储密度越来越 高，但是数据差错率也越来越高。然而目前现有固态存储系统的数据容错依然是 依赖于传统磁存储系统的纠错技术，不完全符合固态存储介质的技术特点，难以 充分发挥SSD的性能优势。LDPC作为以一种具有卓越的纠错性能和并行快速译 码等特点的纠错码，也逐渐应用到SSD中。 然而，固态存储领域的编码率高，存储密度大，硬件空间小等特点对于LDPC 在存储领域的应用提出了更多挑战。因此，本文根据NAND Flash的随机错误特 性，研究多比特翻转高效LDPC译码算法。本文的主要工作包括以下几个方面： 1．提出了一种权值更新的多比特翻转译码算法WMBF。所提出算法可实现多 个潜在错误比特一次迭代并行翻转，提高了译码效率；同时通过迭代更新权值， 有效降低了相同比特反复被翻转的概率，提高了译码准确率。实验仿真结果表明 该算法可以有效地提高比特翻转的纠错性能，尤其是获得更优的译码速度，以及 更高的纠错能力。 2．在WMBF基础上，本文进一步提出了一种适用于SLC和MLC型NAND Flash的基于主要错误区问的DER．WMBF算法，该算法根据Flash自身存在一个 错误边界的特性而提出。该算法能有效克服翻转译码算法译码过程中偶数个比特 翻转的导致错误译码的缺点和抑制错误信息在译码过程中的传播，实验仿真表明 该算法有效提高译码纠错能力，并且提高译码速度。 3．本文针对现有各种改进BFWBF算法的译码器逻辑电路实现中的Flip Logic串行设计缺陷，结合WMBF译码算法特点，提出了基于WMBF的并行译 码的Flip Logic模块逻辑电路实现，再增加少量的逻辑电路开销的情况下，可以 实现WMBF的并行多比特翻转功能，提升系统的纠错性能。 关键词：固态硬盘SSD；NAND闪存；LDPC码；纠错码ECC；加权比特翻转 II 万方数据 AbstractWith Abstract With technological innovation of storage system，the NAND FIash as the storage medlum of soIid。state storage system(Solid— State Drive， SSD) because of its features such as high performance，low power consumption，high speed，speaking， readmg and wnting， and has gradually been applied to the Internet， militarv． autOmotlVe，aerospace and other fields，is one of the main trends of the development of storage system today·However，with the development of Flash techn0109y level， e8pecially the development below 25 nm，combined with the structure of F1ash from SLC to MLC even TLC，unit storage capacity of one Flash Cell has been improved for seVeral tlmes，the storage density of one Flash Cell is higher and higher，but the row bit error rate 1nereases a lot within flash storage．However，existing solid_state storage sYstem data fault_tolerant is still dependent on traditional magnetic Storage system error correctlon technology，not completely accords with the