数字电子技术(第三版)[高吉祥][电子教案设计]第四章总结.ppt

第四章 触发器 4.1 概述 4.2 电平型基本RS触发器 4.3 时钟控制的电平触发器(同步触发器) 4.4 主从触发器 4.5 边沿触发器 4.6 CMOS触发器 4.7 触发器的逻辑功能及其描述方法 4.8 不同类型触发器之间的转换 4.9 触发器的动态参数 4.10 触发器的VHDL描述 4.2 电平型基本RS触发器 综上所述， = =1时，触发器保持原状态不变； =0、 =1时，触发器置“1”； =1、 =0时，触发器置“0”；正常工作时，应避免 = =0的情况出现。将上述逻辑关系列成真值表： 要防止 = =0的情况发生，对 、 的取值要加以限制。即约束条件为： + =1，即SR=0。根据真值表和约束条件可得 的卡诺图： 4.2.2 或非门构成的基本RS触发器 为了使触发器正常工作，应当避免R=S=1这种情况出现。其约束条件为RS=0。由特性表和约束条件，可得 的卡诺图： 4.2.3 电平型基本RS触发器的动作特点 【例4.2.1】在图所示的基本RS触发器电路中， 已知 和 的电压波形如图所示，试画出 和 端对应的电压波形。 解： 4.2.4 电平型基本触发器的VHDL描述 二、带使能端RS触发器的VHDL描述 4.3 时钟控制的电平触发器(同步触发器) 4.3.1 同步RS触发器 4.3.1 同步RS触发器 根据以上分析，可得同步RS触发器的特性表： 由特性表可知，当S=R=1时会导致一个不正确 的次态，正常工作时应保证SR=0，并结合特性 表可以画出次态图： 在使用同步RS触发器的过程中，有时还需 要在CP信号到来之前将触发器预先置成指定的 状态，为此，在实用的同步RS触发器电路上往 往还设置有专门的异步置位输入端和异步复位 输入端，如图所示。 【例4 .3 .1】已知同步RS触发器的输入信号波形如图所示，试画出 、 端的电压波形。设触发器的初始状态为Q=0。 解： 4.3.2 同步D触发器 4.3.2 同步D触发器 由以上分析得同步D触发器的特性表： 4.3.3 同步JK触发器 根据逻辑图分析， 同步JK触发器的特性表如下： 根据特性表可得次态卡诺图： 4.3.4 同步T触发器和T’触发器 同步T触发器的特性表如下： 4.3.5 同步触发器的动作特点 二、同步触发器的空翻 4.4 主从触发器 由以上分析，可得主从RS触发器的特性表； 【例4 .4 .1】主从RS触发器电路中，若CP、S 和R的电压波形如下图所示，试求 和 端的电 压波形。设触发器的初态为Q=0。 4.4.2 主从D触发器 4.4.2 主从D触发器 4.4.3 主从JK触发器 4.4.3 主从JK触发器 【例4.4.2】在给出的主从JK触发器电路中，若CP、J、K的波形图如图所示，试画出 、 端对应的电压波形。假定触发器的初始状态为 =0 二、 集成主从JK触发器 根据以上分析，可得主从J、K触发器74H72的功能表： 三、主从JK触发器的一次变化现象 三、主从JK触发器的一次变化现象 三、主从JK触发器的一次变化现象 综上所述： 在时钟脉冲作用期间，J、K的变化可能引 起主触发器状态的改变，但只能改变一次。  当Q=0时，只有J的变化可能使Q′由0变1， 且只改变一次； 当Q=1时，只有K的变化可能使Q′由1变0， 且只改变一次。 这种现象为主从JK触发器的一次变化现 象。 四、主从触发器的动作特点 4.5 边沿触发器 4.5 边沿触发器 为适应输入信号以单端形式给出的情况，将维持阻塞结构的正边沿RS触发器略加修改，则可构成单端输入的维持阻塞结构的上边沿D触发器。 二、集成维持阻塞D触发器 4.5.2利用传输延迟时间的负边沿触发器 4.5.2利用传输延迟时间的负边沿触发器 4.5.2利用传输延迟时间的负边沿触发器 4.5.2利用传输延迟时间的负边沿触发器 4.5.2利用传输延迟时间的负边沿触发器 二、集成负边沿JK触发器 三、边沿触发器的动作特点 4.6 CMOS触发器 4.6 CMOS触发器 4.6 CMOS触发器 4.6.2 CMOS主从触发器 由此可见，CMOS主从D触发器由互补的时 钟信号控制，主从触发器工作时间是错开的， CP=0时触发器接受输入信号D，从触发器输出 状态不变。当CP=1信号到来时，从触发器才按 主触发器已翻转的状态进行翻转，而这时不管 输入信号D如何变化，主触发器不会改变状态， 避免了输入信号对输出状态的直接控制，提高 了抗干扰能力。 CMOS