实例教学七 数码管 CPLD FPGA可编程逻辑器件.pptVIP

LED数码管显示 的VHDL设计 桂林师范高等专科学校 羊日飞 LED数码管显示实例运行环境 红色飓风二代XILINX FPGA开发板 RC2-3S400 LED数码管的板级硬件电路 四位8段式共阴数码管 LED数码管的板级硬件电路 LED数码管位线驱动电路 SEG_LED_S0、 SEG_LED_S1、 SEG_LED_S2 SEG_LED_S3 接FPGA相应引脚 LED数码管的板级硬件电路 8段式共阴数码管的段码 一、LED数码管的静态显示 LED数码管的静态显示 四位数码管显示相同的字符 依次显示从0～F的各个字符，每隔1s显示一个字符。 LED数码管静态显示的芯片级设计框图 1频器（Divider） 1频器（Divider） 16进制计数器 LED数码管显示译码器 模块化的系统设计 三个模块如何组合起来？ 它们之间又是通过什么方式连接？ LED数码管显示的层次化建模 顶层模块：led8seg 顶层模块：led8seg 顶层模块：led8seg——结构体 顶层模块：led8seg——结构体 LED数码管显示的VHDL代码——综合结果（顶层） LED数码管显示的VHDL代码——综合结果（子模块） 二、LED数码管的动态显示 LED数码管的动态显示 四位数码管显示不同的字符，比如“1234” 实现原理： 由于四位数码管器件内部复用了每位数码管的8条数据线（a,b,c,d,e,f,g,dp），所以若要四位数码管显示不同的字符，则一位显示时（占用了段线）其它三位应该不能显示。（通过控制位线实现） LED数码管的动态显示 实现原理： 由于人眼的视觉暂留效应，当循环时间很短时，人眼看到的效果如下图所示： 动态刷新时间： 电视的场频：50Hz，即每20ms更新一幅画面 刷新频率太慢则会有闪烁现象 刷新频率太快则则亮度不够 一般在几ms左右 作业： LED数码管动态显示 四位数码管显示不同的字符，比如“1234” 修改分频器 修改计数器 修改LED数码管显示译码器 LED数码管动态显示的VHDL代码——综合结果（顶层） LED数码管显示的VHDL代码——综合结果（子模块） * * 1位 2位 3位 4位 位线 段线 四位数码管器件内部复用了每位数码管的8条数据线（a,b,c,d,e,f,g,dp） 若同时将四位数码管的位线（共阴公共端）接到低电平，则相当于同时选中数码管的4个位。 此时若段线输入某个段码，则四位数码管显示段码对应的同一字符。 时钟源 50MHz 分频器 计数器 数码管驱动 四位LED 数码管 FPGA 1频 输出时钟信号的频率是1Hz，周期为1s。 16进制计数器 即有16种状态，每经过1s计数值加“1”，也即跳到下一个状态。 段码译码器 将16种状态码转换为相应的8位二进制LED数码管段码。 entity clkdiv is port( reset: in std_logic; clkin: in std_logic; clkout: buffer std_logic ); end clkdiv; 实体 architecture clkdiv_stru of clkdiv is signal count: integer range 0 to=0; begin process( reset , clkin) begin if reset=‘0’ then count=0; q=‘0’; elsif clkin’event and clkin=‘1’ then if countthen count=0; clkout= not clkout; else count=count+1; end if; end if; end process; end clkdiv_stru; 结构体 entity counter is port( reset: in std_logic; clock: in std_logic; countout: out std