EDA Verilog拔河游戏机报告.docVIP

  1. 1、本文档共23页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
课程设计(论文)任务书 电气与电子工程 学  院   电子信息工程 专  业 2013-2  班 一、课程设计(论文)题目  拔河游戏机 二、课程设计(论文)工作自 2015 年 12 月 28 日起至 2016 年 1 月 8 日止。 三、课程设计(论文) 地点: 电子测控实验室 四、课程设计(论文)内容要求: 1)课程设计任务: 1)设计一个能进行拔河游戏的电路 2)电路使用8个(或7个)发光二极管,开机后只有中间两个(或中间一个) 发亮,此即拔河的终点。 3)游戏双方各持一个按钮,迅速地、不断地按动,产生脉冲,谁按得快,亮 点就向谁的方向移动,每按一次,亮点就移动一次。 4)亮点移动到任意一端的终端二极管时,这一方就获胜,此时双方按钮均无 作用,输出保持,只有复位后才使亮点恢复到中心。 5)用数码管显示获胜者的盘数。 6)*在亮点移动到中端二极管是蜂鸣器报警一方获胜。 2)课程设计论文编写要求 (1)课程设计任务及要求 (2)总体电路设计 (3)模块设计给出各个模块的详细设计思路 (4)管脚绑定列表或截图给出管脚绑定情况 (5)仿真及FPGA开发板调试给出运行仿真波形截图,分析运行结果。 (6)设计体会与小结设计遇到的问题及解决办法,通过设计学到了哪些新知识, 巩固了哪些知识,有哪些提高。 (7)参考文献(必须按标准格式列出,可参考教材后面的参考文献格式) (8)报告按规定排版打印,要求装订平整,否则要求返工; (9)课设报告的装订顺序如下:封面任务书中文摘要目录正文附录 (代码及相关图片) (10)严禁抄袭,如有发现,按不及格处理。 3)课程设计评分标准: (1)学习态度:10分; (2)系统设计:20分; (3)代码调试:20分; (4)回答问题:20分; (5)论文撰写:30分。 4)课程设计进度安排 进度安排: 本设计持续10天,其中最后一天为答辩时间。 第1-2天:讲解题目,准备参考资料,检查、调试实验软硬件,进入设计环境,开始 设计方案和验证方案的准备; 第3-4天:完成设计与验证方案,经指导老师验收后进入模块电路设计; 第5-7天:完成模块电路设计,进行代码输入,并完成代码的初步仿真; 第8-9天:代码功能仿真正确,约束设计,综合、下载,实现设计目标,并指导老师 验收设计;整理设计资料,撰写报告、准备答辩; 第10天:验收合格后进行答辩。 学生签名: 2015 年 12 月 28 日 课程设计(论文)评审意见 (1)学习态度(10分):优( )、良( )、中( )、一般( )、差( ); (2)系统设计(20分):优( )、良( )、中( )、一般( )、差( ); (3)代码调试(20分):优( )、良( )、中( )、一般( )、差( ); (4)回答问题(20分):优( )、良( )、中( )、一般( )、差( ); (5)论文撰写(30分):优( )、良( )、中( )、一般( )、差( ); 评阅人:     职称: 2016 年 1 月 10 日 摘要 经过一个学期的EDA学习,要检验自己的学习效果,最好的方法就是课程设计。拔河游戏机是一个十分有趣的项目,不仅可以检验学习的情况,同时可以提高自己对EDA的兴趣。 拔河游戏机由分频模块、按键扫描模块、计分模块、响铃模块、动态扫描模块、数码管选择模块以及译码模块组成,把输入20MHz时钟晶振信号分成合适频率的时钟输入进各个模块,开始游戏后,令双方按下按键,即可完成项目目标。 本次项目设计使用Verilog HDL语言,完成拔河游戏机的设计。实用软件有Quartus = 2 \* ROMAN II 13和ModelSim-Altera10.1d,在其环境下进行代码的编写编译以及现象仿真,而后烧写到Cyclone = 4 \* ROMAN IVE EP4CE30F23C7 FPGA实验板中,经过测试之后最终完成拔河游戏机的基本要求。 关键字:Verilog HDL,Quartus = 2 \* ROMAN II,FPGA,拔河游戏机 目 录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc408143135 一、课程设计任务及要求 PAGEREF _Toc408143135 \h 1 HYPERLINK \l _Toc408143136 二、总体电路设计

文档评论(0)

celkhn5460 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档