计算机组织及结构(下).pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 计算机组织与结构（下）Computer Organization and Architecture 张慧 dsdreport2012@ 信息科学与工程学院 2014年2月27日 课程安排 理论课2学时。 课程设计24学时。地点：计算中心。 实验时间：同上课时间。每周四6-7节。 实验考核 最后一次上机进行实验考核。 闭卷考试 时间待定 课程内容 回顾计算结构（上）接口电路的内容，设计并仿真验证一个POC电路。 回顾计算结构（上）微程序控制的内容，设计并仿真验证一个简单CPU系统的设计，要求其中控制器使用微程序方式完成。 I/O模块 在计算机中，I/O模块承担在不同设备之间传递控制和数据信号的任务。针对CPU而言，I/O模块承担着CPU和外设的接口工作。I/O模块承担的工作经常包括： 指令译码 数据 状态报告 地址识别 I/O操作 I/O操作的三种技术方式 编程I/O CPU对I/O发出命令，I/O模块接收命令并相应动作。CPU需要周期检查I/O模块状态。效率较低。 中断I/O I/O模块准备好时，会发送中断信号给CPU。效率较高。 DMA I/O模块不经过CPU直接从内存存取数据，减轻CPU的资源占用率。 POC设计 POC设计 CPU与POC接口 数据，地址，读写控制，时钟，中断请求 查询方式：SR0一直为0. CPU通过合适的地址选中SR寄存器，查询SR7信息，如果SR7=1，CPU选中BR寄存器，将要打印的一个字节的数据写入BR,完成后CPU将SR7寄存器置为0，表明CPU已经写入新数据且尚未被处理。POC如果检测到SR7寄存器被置为0，开始与外设（打印机）握手操作，操作完成后POC将SR7寄存器置为1，即“准备好”状态。 POC设计 CPU与POC接口 中断方式：SR0一直为1. POC将数据送至打印机后，除将SR7置为1（准备好），表明发送中断请求IRQ信号，CPU收到IRQ信号后，不再查询SR7，直接选中BR，将数据写入BR，然后CPU将SR7置为0，表明CPU已经写入新数据且尚未被处理。POC如果检测到SR7被置为0，表明收到新数据，开始与外设（打印机）握手操作，操作完成后POC将SR7置为1，由于SR0=1，使得IRQ信号拉低为低电平0，即发出中断请求。 POC设计 POC与打印机接口 当打印机准备好接收新的数据时，打印机将RDY置为1，等待新的数据从POC送来。POC完成与CPU的握手后，将数据送到PD端口。POC检测到打印机的RDY=1，在TR发送脉冲，表明发送请求，打印机检测到TR后，将RDY置为0，接收PD的数据送至打印。延迟一段时间，打印完成后，打印机又将RDY置为1，表明准备好。 POC设计要求 POC模块必须同时支持查询方式和中断方式，可以根据需要切换选择两种方式中的一种。 为了有效的仿真验证，必须设计一个Processor模块，与POC联合进行仿真。 打印机需要单独设计，用来配合POC的验证。 完成后撰写实验报告，每人独立完成。提交信箱：dsdreport2012@ 报告于第5周上课前提交。提交格式：Word或PDF格式。 提交邮件请按下列主题标注： 计算结构POC报告040***姓名。（注：请将***用自己的学号替代，将“姓名”用自己的姓名替代）。 CPU设计 此部分要求设计一个简单的CPU。该CPU拥有基本的指令集，并且能够使用指令集运行简单的程序。另外，CPU的控制器部分（CU）要求必须采用微程序设计方式。 CPU结构 取指：CPU要从存储器中读取指令。 译码：必须翻译指令用以确定要执行的操作。 取数据：指令的执行可能会要求从存储器或I/O模块中读取数据。 处理数据：指令的执行可能会要求对数据进行算术或逻辑运算操作 写数据：指令执行的结果可能需要写入存储器或者I/O模块中。 CPU内部结构 CPU内部寄存器 MAR（Memory Address Register） MAR存放着要从存储器中读取或要写入存储器的存储器地址。 此处，“读”定义为CPU从内存中读。“写”定义为CPU把数据写入内存。 本课程的设计中，MAR拥有8比特，可以存取256个地址。 CPU内部寄存器 MBR（Memory Buffer Register） MBR存储着将要被存入内存或者最后一次从内存中读出来的数值。 本课程的设计中，MBR有16比特。 PC（Program Counter） PC寄存器用来跟踪程序中将要使用的指令。 本课程中，PC有8比特。 CPU内部寄存器 IR（Instruction Register） IR存放指令的OPCODE（操作码）部分。 本课程中，IR有8比特。