数字电路逻辑设计 第五章 集成触发器(精品·公开课件).ppt

第五章 集成触发器 序言 章节要求 第一节 基本触发器 由与非门构成的基本触发器 与非门构成的基本触发器 波形图 ㈠ 钟控R～S触发器 工作原理 逻辑功能描述方法（在CP=1） ： 3.工作波形 钟控D触发器 ㈣　钟控Ｔ触发器 　　将J,K 连在一起，改做Ｔ，作为输入信 号，构成钟控Ｔ触发器。 　　因此在CP=1时，触发器状态方程为： 　　　　　　 ＝Ｔ　＋Ｔ　 　　特点：Ｔ＝１时，Ｑ翻转； Ｔ＝０时，Ｑ不变。 时钟RS触发器存在的空翻现象 主从RS触发器（实用的RS－FF） 主从JK触发器 ㈢ 主从J～K触发器集成单元：单 74H71，双 74107，74H781、双极型J～K触发器集成单元。——图5—3—5  主从J～K触发器功能表及逻辑符号 主从JK 触发器工作波形 例 设负跳沿触发的JK触发器的时钟脉冲和J、K信号的波形如图所示，画出输出端Q的波形。设触发器的初始状态为0。 维持——阻塞R～S触发器 维持——阻塞R～S触发器 （2）工作原理 维持——阻塞D触发器工作波形 Q 1)D信号是提前2 tpd ——建立时间 2)D信号保持一个tpd ——保持时间 3）基本RSFF翻转要 1－2 tpd cp=0: tcp=0 ≥2 tpd cp=1: tcp＝1≥3 tpd 下降沿触发J~K触发器功能表 下降沿触发的J~K触发器工作波形 Q 一、触发器功能小结： 1、触发器有 异步：基本R-S触发器 同步：（时钟控制） RS、JK、D、T 触发器 2、触发器分类： a.按功能分类：RS、JK、D、T 触发器 b.按结构和触发方式分类： b.按结构和触发方式分类： ⑴基本触发器(无时钟） 与非门构成：负脉冲触发 或非门构成：正脉冲触发 同步触发器：电平触发（有空翻） (2)钟控触发器　主从触发器：主从触发（无空翻有误翻) 　　 （有时钟） 　边沿触发器 上升沿触发（无空翻， 　　　　　　　　 　　　　　 　　　　　　　　　 　　　　　下降沿触发　无误翻） 　　 二、触发器的组成及动作特点： １、触发器必须具备０和１两个稳态 ２、触发器的状态要能够预置。（Ｒ、Ｓ） ３、触发器必须能在外部信号激励下进行状态的转换，激励作用必须在ＣＰ同步控制作用下进行。 三、触发器的控制信号： １、置位Ｓ（ＳＤ）、复位Ｒ（ＲＤ） ２、时钟脉冲信号ＣＰ：决定触发器状态何时转换 （１）对于主从型触发器： 　　　　在ＣＰ信号完整的一个周期内， 　　　　　　正跳取样，负跳转换 （２）对于维持－阻塞型触发器：正跳转换 （３）对于边沿型触发器：状态仅在ＣＰ信 　　　　号正边沿或负边沿到来时刻进行转换 ３、外部激励信号： 　　如果说ＣＰ信号的作用是决定触发器状态何时转 　　换，那么外部激励信号则决定了触发器状态如何 　　转换。 　　　　 试画出下图电路在6个cp信号作用下Q1、Q2的输出波形。假定触发器的初始状态均为0 。 如下图所示电路，F1是JK触发器，F2是D触发器，起始态均为0，试画出在CP操作下Q1、Q2的波形 b 当CP下降沿时，得 此后，触发器状态保持不变， 触发器在完成一次状态转移后，不会再发生多次翻转现象。 下降沿触发J~K触发器功能表，状态方程： CP 下降沿触发的J~K触发器逻辑符号 小结：在稳定CP=0及CP=1期间，触发器状态均维 持不变，只有在 CP下降沿到达时刻，触发 器状态才发生转移。 、主从触发器 ㈠ 主从触发器的基本原理 1、主从R～S触发器 （1）由两个钟控RS触发器组成主从RS触发器 S CP R G 8 G 7 G 9 G 5 G 6 1 Q Q G 3 G 1 G 2 G 4 主触