本科学生FPGA卷积码地原理与测试.doc

第*章 具体章节标题 MACROBUTTON MTEditEquationSection2 SEQ MTEqn \r \h \* MERGEFORMAT SEQ MTSec \r 1 \h \* MERGEFORMAT SEQ MTChap \r 1 \h \* MERGEFORMAT 本科学生毕业论文 论文题目： 基于FPGA卷积码的原理与测试 学 院： 电子工程学院 年 级： 2009级 专 业： 通信工程 姓 名： 周荃 学 号：指导教师： 刘勇 2011 PAGE V PAGE II 摘要 为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题，提出一种新型的适用于FPGA特点，路径存储与译码输出并行工作，同步存储路径矢量和状态矢量的译码器设计方案。并提出了采用FPGA实现卷积码解码的Viterbi算法实时实现，给出了硬件实现的逻辑框图。该设计方案通过在ISE9.2i中仿真验证，译码结果正确，得到编码前的原始码元，速度显着提高，译码器复杂程度明显降低。并在实际的软件无线电通信系统中信道编解码部分得到应用，性能优良。 关键词 W-CDMA；卷积码；Viterbi算法；FPGA Abstract In order to solve the traditional victor than decoder structure is complex, decoding speed slow, consume resources big problems, this paper puts forward a new kind of applicable to the FPGA characteristics, storage and output parallel path decoding work, synchronous storage path vector and state vector decoder design scheme. The design scheme in ISE9.2 through simulation test, decoding of I, get the right before encoding source of yuan, speed, significantly raise, decoder complexity significantly. And in the actual software radio communication system channel decoding parts and get application, excellent performance. Key words W-CDMA ;Convolutional Code ;Viterbi algorithm;FPGA 目录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc312516225 摘要 PAGEREF _Toc312516225 \h I HYPERLINK \l _Toc312516226 Abstract PAGEREF _Toc312516226 \h II HYPERLINK \l _Toc312516227 前言 PAGEREF _Toc312516227 \h 1 HYPERLINK \l _Toc312516228 一、 卷积码的定义 PAGEREF _Toc312516228 \h 2 HYPERLINK \l _Toc312516229 二、 卷积码的描述方法 PAGEREF _Toc312516229 \h 3 HYPERLINK \l _Toc312516230 （一） 图解表示和解析表示 PAGEREF _Toc312516230 \h 3 HYPERLINK \l _Toc312516231 （二） 其它表式 PAGEREF _Toc312516231 \h 3 HYPERLINK \l _Toc312516232 三、 FPGA芯片介绍 PAGEREF _Toc312516232 \h 4 HYPERLINK \l _Toc312516233 四、FPGA卷积码的编译码原理 PAGEREF _Toc312516233 \h 5 HYPERLINK \l _Toc312516234 （一）编码原理 PAGEREF _Toc312516234 \h 5 HYPERLINK \l _Toc312516235 （二）FPGA卷积码的译码原理 PAGEREF _Toc312516235 \h 6 HYPERL