（毕业学术论文设计）-外文翻译-低功耗高效的D触发器电路.docVIP

低功耗高效的D触发器电路 摘要 本文列举了低功耗高速率D触发器的设计。它提出了各种技术，以尽量减少次临界漏电功率与CMOS电路的功耗。本文提出的D触发器的一种设计以提高系统的整体速率，与其他电路相比。这种技术可以让电路来实现最低功耗和最小的晶体管数量。 1.引言 晶体管特征尺寸的缩放技术已经提供了一个在过去三十年中硅行业的显著的创新方法。设计师们正努力使硅面积更小，更高速率,低功耗和可靠性，由于便携式电子产品的需求不断增加和普及。动态功耗是数字系统的功耗主要因素之一。 为了减少动态功耗，已经取得了更小的几何尺寸，结果影响了静态功耗。 动态功耗与电源电压的平方成正比，因此显著降低电压以降低能耗。器件尺寸的连续缩放，导致今天的超大规模集成电路的阈值电压显着增加，亚阈值漏电流成倍增长。这大大增加了整体的总功耗。在最近的纳米CMOS技术，如 90-、45-nm, 漏电流是几乎占了一半的总功耗这是并不少见。 在90nm节点，漏功率可高达35％的芯片功率。由于便携式设备的使用和无线系统日益增强，减少这种功耗是非常必要的。这些设备比单一的超大规模集成电路芯片的复杂得多。 他们有几个组成部分，可能是数字的或非数字的。 延长电池寿命为嵌入式应用，是在系统级完成的。 高功耗减少了电池使用寿命。因此，电源最优化技术 应适用于不同层次的数字化设计。这些技术之一是使用低功耗的逻辑模式，这应该运用在逻辑锁存器和触发器的设计中 。 2.简单文献回顾 图1显示了单阈值传输门触发器。D触发器采用CMOS传输门的构造如图2所示。第一阶段（主）, 由时钟信号驱动，而第二阶段（从）是由倒时钟信号驱动。 因此，主阶段是正电平感应而从阶段是负电平感应。 图1：单阈值传输门触发器 图2：CMOS D型触发器的实现 时钟为高电平时，D输入主传输门 ，而从传输门保持有以前的值。 当时钟, 从逻辑“1”变化到逻辑“0”时，主锁存器停止采样输入，存储在时钟过渡期间的D值。在同一时间，从锁存器变得透明， 传递存储的主Qm值到从传输门的输出。输入不能影响输出，因为主传输门与输入D断开。当时钟再次，从逻辑“0”变化到逻辑“1”时，从锁存器锁住主锁存器的输出，和主传输门再次开始采样输入。 它也被称为单阈值传输门触发器。框图如图1.1。 ST-TG触发器广泛用于连续系统，因此，它作为一个基准电路与本文中的触发器的表现相比较。TG-FF是一种最快的、低功耗触发器的设计之一。LFBFF是一个多阀值CMOS（MTCMOS）存储器件，保留其状态，即使在睡眠模式下选择性地保持电源或接地路径。MTCMOS逻辑使用高电平器件作为功率门控开关设备以在睡眠模式降低漏电流。LFBFF在MTCMOS电路睡眠模式中切断高漏路径的能力，就是只指任何从备用电压调整节约的能量附加到进入睡眠模式节约的能量。MTCMOS睡眠模式与备用电压调整的结合使用可以显著地减少能耗。LFB触发器应用了传统的主从触发器的泄漏反馈门原理。 图3 漏反馈触发器 这是一个栅极长度偏置触发器显示在图4，用CMOS反相器和三态反相器来实现。随着CMOS的缩放技术，栅极长度、氧化层厚度与掺杂浓度的变化越来越显著。如果我们只对当D输入和Q输出信号都很低时被关闭的晶体管采用栅极长度偏置，如图4显示，这两种状态下的触发器的泄漏量可能很大不同。标称栅极长度的变化可以改变的漏电流并且最大限度地减少它。 图4 栅极长度偏置触发器 一个更有效的处理亚阈值漏电流的方法，就是采用双VT技术，其中的过程包括了高阈值电压和低阈值电压设备。 拥有两种不同风格的设备, 我们可以利用专门的电路拓扑结构以利用低VT的速度优势，和高VT器件的漏电流减少的优点。双VT技术提供了固有的快速，非漏设备，可以通过在提供所需性能参数的过程中来设计。它的结构称作ST TG触发器, ，但较高的阈值电压被分配到晶体管（在表格5中），以减少其漏电流，用来保持其状态。DT-TG触发器有两条路径，即非关键路径和关键路径。 保持这种状态的电路使用高阈值晶体管来减少它的漏电流。它的性能的维持取决于在关键路径上的低阈值晶体管。此外，没有造成任何额外的动态功率，因为没有更多的晶体管添加到触发器中[2]。 图5：双阈值传输门触发器 3.设计建议 虽然图5所示的电路给出了最少的延迟，但功耗非常高。为了克服这个系统的缺点 ，我们提出另一个设计。通过使用图6所示的技术，整体功耗和功率延迟都有效地减少了。该电路内置两个睡眠晶体管在5T锁存器电路中。当时钟CLK和输入IN都为高电平时，晶体管 M1