基于FPGA交通灯控制课程设计报告.docVIP

基于FPGA交通灯控制课程设计报告.doc

此“教育”领域文档为创作者个人分享资料,不作为权威性指导和指引,仅供参考
  1. 1、本文档共12页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于FPGA交通灯控制课程设计报告

课程设计报告 设计题目:基于FPGA的交通灯控制 专 业 班 级 学 号 学生姓名 指导教师 设计时间 教师评分 2012年12月14日 目 录 1、概述 1 1.实验目的 1 1.2课程设计的组成部分 1 2、交通灯设计的内容 2 3、总结 5 3.1课程设计进行过程及步骤 5 3.2体会收获及建议 9 4、教师评语 9 5、成绩 9 1、概述 1.实验目的 (1)熟悉利用QuartursⅡ开发数字电路的基本流程和QuartursⅡ软件的相关操作。 (2)掌握基本的设计思路,软件环境参数配置,仿真,管脚分配,利用JTAG/AS进行下载等基本操作。 (3)了解VerilogHDL语言设计或原理图设计方法。 (4)通过本知识点的学习,了解交通灯的工作原理,掌握其逻辑功能及设计方法。 1.2课程设计的组成部分 (1)系统功能: 实现十字路口的交通灯显示。 (2)系统要求: a. 要求控制南北、东西方向各3个灯(红、黄、绿)的亮灭; b. 用LED0-LED5六个灯来代表红绿灯,其中LED0-LED2表示南北方向的红,黄,绿灯,LED3-LED5表示东西方向的红,黄,绿灯。 c. 要求南北方向红灯亮5秒,同时东西方向绿灯亮3秒,绿灯结束后,东西方向黄灯亮2秒。转东西红灯亮5秒,同时南北绿灯亮3秒,绿灯结束后,南北黄灯亮2秒,一直循环。 (3)引脚分配: 2、交通灯设计的内容 主程序 module jtd(clk,led); input clk; output[7:0]led; reg[7:0]led; reg[4:0]state; always @ (posedge clk) begin state = state + 5b00001; case(state) 5b00000:led=8 5b00001:led=8 //南北红灯亮5秒,东西绿灯亮3秒,在转东西黄灯2秒 5b00010:led=8 5b00011:led=8 5b00100:led=8 5b00101:led=8 5b00110:led=8 5b00111:led=8 5b01000:led=8 5b01001:led=8 5b01010:led=8 5b01011:led=8 //东西红灯亮5秒,南北绿灯亮3秒,在转南北黄灯2秒 5b01100:led=8 5b01101:led=8 5b01110:led=8 5b01111:led=8 5b10000:led=8 5b10001:led=8 5b10010:led=8 5b10011:led=8 5b10100:led=8 default:state=5b00000; endcase end endmodule 分频器部分 ,获得便于试验观察的时钟信号 module fpq(clk_out,clk_in); input clk_in; output clk_out; reg clk_out; reg[25:0] counter; //50_000_000=1011_1110_1011_1100_0010_0000_00 parameter cnt=25_000_00; // 50MHz is the sys clk,50_000_000=2FAF080 always @(posedge clk_in) begin counter=counter+1; if(counter==cnt/2-1) begin clk_out=!clk_out; counter=0; end end endmodule 3、总结 3.1课程设计进行过程及步骤 a. 用Quartus II 8.0 (32-Bit)软件建立工程: b.在工程建立好后,再建立verilog HDL file c.建好verlo

您可能关注的文档

文档评论(0)

bokegood + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档