DSP整理.doc

DSP芯片的选择 答：（一）运算速度指标；（二）运算精度；（三）片内硬件资源；（四）应用系统对功耗的要求；（五）DSP芯片的资源及性价比；（六）DSP芯片的开发工具是否已学易用。 2、 DSP芯片的结构特征： 答：（1）哈弗结构—并行的体系结构，特点是将程序和数据存储在不同的存储空间，对程序和数据的独立编址和访问；（2） 流水线技术--多个控制和运算部件并行工作；（3） 专用硬件乘法器 --CPU最多的运算是加法和乘法运算。传统的乘法运算要通过软件实现，从而极大地影响运行速度。DSP设置了1个或多个内部硬件乘法器，从而提高了系统的运算速度；（4） 特殊指令集 --针对DSP的特殊应用，设计了一系列特殊指令，以充分发挥DSP算法及特殊功能。 3、TI公司的通用产品主要为三大系列： 答： TMS320C2000系列：面向数字控制和运动控制（控制），控制最佳。 TMS320C5000系列：面向低功耗的手持通讯设 备、无线终端等（个人），节能最佳。 TMS320C6000系列：面向高性能、多功能、复杂应用领域（宽带），性能最佳。 4、 C2xx的总线结构： 答：1）PAB：程序地址总线—提供了访问程序存储器区的地址；2）PRDB：程序读总线—它载有从程序存储器读取指令代码及表格信息并送到CPU； 3）DRAB：数据读地址总线—提供了从数据存储器读取数据的地址； 4）DRDB：数据读总线—它将数据从存储器载送到中心算数逻辑单元和辅助寄存器算数单元；5）DWAB：数据写地址总线—提供了写数据存储器的地址；6）DWEB：数据写总线—它将数据载送至程序存储器和数据存储器。 5、C2xx系列CPU结构：CPU由输入和输出数据定标移位器、中央算术逻辑单元（CALU）、乘积单元、乘积定标移位器、累加器（ACC）、辅助寄存器算术单元（ARAU）、状态寄存器（ST0和ST1）、配置寄存器等组成。 6、中央算术逻辑单元（CALU）和累加器（ACC）组成及各部件的功能。 答：（1）32位多路选择器（MUX）——从输入移位器或乘积移位器中，选择其一送CALU。 （2）32位中央算术逻辑单元（CALU）——对累加器和MUX的输出进行算术逻辑等运算。如16位加、16位减、布尔逻辑运算、位测试、移位、旋转等。 （3）32位累加器（ACC）——对来自CALU的数据进行移位操作。 （4）32位输出移位器——对ACC输出的高位字或低位字的拷贝进行移位。 7、乘法器的组成及各部件的功能 答：（1）16位临时寄存器（TREG）—用于保存一个乘数。 （2）16X16位硬件乘法器—执行乘法运算。 （3）32位的乘积寄存器（PREG）—存储运算结果。 （4）乘积定标移位器—在乘积送CALU之前，对乘法运算的结果进行移位操作。 （5）多路选择器—用于选择来自数据存储器或程序存储器的第二乘数。 8、状态寄存器ST0和ST1：DSP包括两个状态寄存器：ST0、ST1。它们控制了处理器的许多操作方式，是DSP学习中必须熟悉的最重要的两个寄存器。如下一些命令可以对辅助寄存器进行操作： LST：把数据从数据存储器装载到状态寄存器。 SST：将状态寄存器值保存到数据存储器。 SETC：设定指定位。如SETC SXM。 CLRC：清除指定位。如CLRC SXM。 LDP：装载DP域（数据页指针）。 MAR：修改辅助寄存器和ARP值 存储器概述 答：包括片内、片外存储器，X24X可以访问的存储空间范围是：（164K）—存储程序指令、表信息、程序执行期间要使用的常量操作数。（264K）—存储指令使用的数据。（332K）—保存和其它处理器共享的数据或用做附加的局部数据空间。（4/输出访问空间（64K）—用于和片外外设接口，也包含了片内外设的寄存器映象。 10、DSP片内存储器类型 答：（1）双口RAM（DARAM）：最多1056字。分为B0、B1、B2三个区。B0可以用做数据、程序存储器，B1、B2只能用做数据存储器。用于速度要求比较快的操作如频繁执行的程序等。（2）单口RAM（SARAM）：最多16K。SARAM是单口RAM，一个时钟周期可以访问一次。它可以配置到16K，其地址范围从0800h处开始，或位于程序存储器的高端。 （3）Flash EEPROM或工厂掩膜ROM：最多16K。 11、局部数据存储器：DARAM分为B0、B1、B2三个区。B0可以用做数据、程序存储器，B1、B2只能用做数据存储器。片内SARAM也可以用做程序和数据存储器。地址范围同样为64K，从0000h-FFFFh。 程序地址的来源有如下几种情况： 答：（1）顺序操作：来自于程序计数器（PC）；（2）空操作：来自于程序地址寄存器（PAR）；（3）子程序返回：来自于堆栈顶部；（4）表移动或块移动返回