数字逻辑器件第七篇 章半导体存储器b.pptx

第七章 半导体存储器;第七章 半导体存储器;一、SRAM的结构和工作原理;*存储矩阵：它是由许多存储单元排列而成，每个存储单元都能存储1位二值数据（1或0)，在译码器和读/写电路的控制下，即可写入数据，也可读出数据。;RAM（2114) 1024*4位;;二、SRAM静态存储单元;*静态存储单元是在静态触发器的基础上附加门控管而成，它是靠触发器的自保持功能存储数据的。;*T7、T8 ：是每一列存储单元公用的两个门控管，用于和读/写缓冲放大器之间的连接。T7、T8是由列地址译码器的输出端Yj来控制的。当 Yj ＝1时，所在的列被选中 ，T7、T8导通，这时第i行第j 列的单元 与缓冲器相连；当 Yj ＝0 时， T7、T8截止。;*工作原理：;; 由于CMOS电路的功耗极低，虽然制造工艺比较复杂，但大容量的静态存储器几乎全部采用CMOS存储单元。;1、位扩展方式;用8片1024×1位的RAM接成一个1024×8位的RAM。;2、字扩展方式;注：上述接法也同样适用于ROM。 如果一片RAM或ROM的位数和字数都不够用，就需要同时采用位扩展和字扩展方法，用多片器件组成一个大的存储器系统。;例题 试用4片2114(1024*4）和3-8译码器组成4096*4的RAM;7.5 用存储器实现组合逻辑函数; 可以看出，若把地址输入A1和A0看成是两个输入变量，数据输出看成是一组输出变量，则D3~D0就是一组A1~A0的组合逻辑函数。可写成：;;例题 试用ROM产生如下的一组 多输出的逻辑函数; 由于要实现的是4个逻辑函数，且逻辑函数为4变量的，所以需要4位地址输入和4位数据输出，故选16×4的ROM实现。;小 结