第二章 节 计算机系统组成与工作原理 .ppt

DIV R2,R1 ① ② ③ ④ ADD R3,R2 ① ② 等待 ③ ④ SUB R8,R7 ① ② ③ ④ MUL R4,R3 ① ② 等待 ③ MOV R3,R5 ① ② ③ ④ ADD R6,R5 ① ② ③ ④ 周期 1 2 3 4 5 6 7 8 9 乱序流水线——指令乱序执行，减少冲突 超标量流水线 寄存器重定向 1# 2# 计算机系统的基本结构与组成 冯·诺依曼结构及其改进 计算机工作原理（模型机） 计算机系统的多层结构 应用软件 编译器 汇编器 数据库管理系统 操作系统 设备驱动程序 Web浏览器 中断服务程序 异常事件处理机构 指令系统 CPU 高速缓存 RAM I/O子系统 通信子系统 I/O设备 通信设备 用户接口 系统调用接口 I/O和通信接口 外部设备 硬件系统 系统软件 2.1 计算机系统结构与组织模型 系统分析层（数学模型、算法） 用户程序层（编程语言） 语言处理层（解释、编译） 操作系统层 指令系统层（机器指令） 硬 核 层 微体系结构层（微程序） 数字逻辑层（硬连逻辑） 2.2 计算机体系的工作原理 输入设备 存储器 运算器 控制器 输出设备 由运算器、控制器、存储器、输入设备和输出设备五大部分组成； 数据和程序以二进制代码形式无区别存放； 控制器根据存放在存储器中的程序来工作（串行执行，指令驱动）。 冯·诺依曼体系特征 微计算机组成原理 ——体系结构中各部件的功能及互联 MPU RAM ROM I/O接口 外设 AB DB CB 微处理器MPU包含运算器和控制器，是微机系统的核心部件。称为中央处理单元(CPU) 存储器用来存放数据和程序；分为只读存储器ROM(Read Only Memory) 和随机存取存储器RAM(Random Access Memory) 输入输出接口又称为I/O接口(Input/Output interface)，是微机系统与外部设备交换信息的电路和通道。 MPU M I/O 总线 单总线 MPU I/O M 存储器总线 I/O总线 双总线 MPU 局部I/O 局部M 缓冲器 总线控 制逻辑 全局 全局 M I/O DMA控制器 双重总线 局部总线 全局总线 暂存器 ALU 状态标志寄存器 寄存器组 ALU bus 寄存器组、暂存器为ALU提供操作数和结果存放 ALU ( Arithmetic Logic Unit 算数逻辑单元) 完成基本算数、逻辑运算 状态标志寄存器 根据运算结果设置状态标志 运算器 整个CPU内部各单元用片内总线互连 CPU 指令译码(根据指令要求产生对应控制电平)和确定操作时序(这些控制电平在什么时刻产生?维持多长时间) 指令 控制电平 时序发生器 译码逻辑 … 控制信号 时钟 时钟周期——计算机系统中最小计时单位，由系统时钟确定 指令周期——执行一条指令的时间，包括取指令+译码+执行 工作周期——指令执行分成几个阶段，每个阶段的时间 指令地址计算 取指令 指令译码 计算操作数地址 取操作数 运算 计算操作数地址 存操作数 控制器 寄存器阵列 PC SP FR 专用 通用 … … … CPU内部的临时存放单元，暂存数据或地址 访问效率高 数量有限 程序计数器 堆栈指针 标志寄存器 暂存器 ALU 状态标志寄存器 寄存器组 ALU bus PC MAR IR 控制部件 MBR memory 面向寄存器的CPU模型 DB AB 求补 移位 算数和布尔逻辑 以全加器为基础，辅之以移位寄存器及相应控制逻辑，完成加、减、乘、除四则运算和各种逻辑运算 存放运算操作数和结果 寄存器组 (RS) 通用寄存器组 堆栈指针(SP) 程序计数器(PC) 地址缓冲器 数据缓冲器 指令寄存器(IR) 指令译码器(ID) 操作控制器(OC) 累加器(ACC) 累加锁存器 标志寄存器(FR) 暂存器 算术逻辑单元(ALU) 根据指令发出控制信号 地址总线 数据总线 控制总线 暂时存放数据和地址 指示栈项地址 存放下一条要执行的指令的地址 寄存ALU操作结果的状态 存储器组织 内存单元与地址 计算机的内存储器是由若干内存单元组成的，每个内存单元存放一个字节的二进制信息。内存单元的总数目叫内存容量； 计算机中每个内存单元有惟一的地址，CPU通过地址对指定单元的数据进行访问（读／写）； 内存容量的大小由CPU的寻址空间决定。寻址空间=2n。(n=表示地址的二进制位数) …… 56 2A 9B 15 0B5 0x200 0x201 0x202 0x203 0x204 0x205 0x206 …… 地址 内存单元 …… 56 2A 9B 15 0B5 地址寄存器 地址译码器 CPU地址信号 0x200