原创力文档- 1、本文档共18页，其中可免费阅读6页，需付费180金币后方可阅读剩余内容。
- 2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
- 3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
/s/blog_4e97cd620100e23h.html
用 Verilog HDL 设计直接序列扩频发射机基带部分
一、实验要求
1) 用QUARTUS II 软件实现直接序列扩频发射机基带部分硬件描述语言程序设计，有正确的时
序仿真结果。
2) 芯片选用ALTERA 公司的FPGA芯片。
3) 根据信号流程图设计，估计所用资源的多少，选取合适的芯片。
二、系统设计
本次实验以Altera 公司的FPGA 为硬件平台，用QuartusII 为设计工具来设计与实现直接序列扩
频(DSSS)发射机基带部分的VerilogHDL 描述
文档评论（0）