数字电路第六章 时序逻辑电路的分析与设计2.ppt

（2）典型集成电路 CMOS 4位双向移位寄存器74HC/HCT194 74HCT194 的功能表 7 D3 D2 D1 D0 DI3* DI2* DI1* DI0* ↑ × × H H H 6 H × × × × ↑ H × L H H 5 L × × × × ↑ L × L H H 4 H × × × × ↑ × H H L H 3 L × × × × ↑ × L H L H 2 × × × × × × × L L H 1 L L L L × × × × × × × × × L DI3 DI2 DI1 DI0 左移DSL 右移DSR S0 S1 行 并行输入 时钟 CP 串行输入 控制信号 清零 输 出 输 入 2、计数器的分类 按脉冲输入方式，分为同步和异步计数器 按进位体制，分为二进制、十进制和任意进制计数器 按逻辑功能，分为加法、减法和可逆计数器 概 述 1、计数器的逻辑功能 计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。 6.5.2 计 数 器 同步计数器 异步计数器 加计数器 减计数器 可逆计数器 二进制计数器 非二进制计数器 十进制计数器 任意进制计数器 加计数器 减计数器 可逆计数器 二进制计数器 非二进制计数器 十进制计数器 任意进制计数器 …… …… (1) 异步二进制计数器---4位异步二进制加法计数器 ① 工作原理 1、 二进制计数器 * 例；用D 触发器设计状态变化满足下状态图的时序逻辑电路 1、列出原始状态表 原始状态表 f / 1 a / 0 g f / 1 g / 0 f f / 1 a / 0 e f / 1 e / 0 d d / 0 a / 0 c d / 0 c / 0 b b / 0 a / 0 a A=1 A=0 次态/输出（Sn+1/Y） 现态（Sn） f / 1 a / 0 g f / 1 g / 0 f f / 1 a / 0 e f / 1 e / 0 d d / 0 a / 0 c d / 0 c / 0 b b / 0 a / 0 a A=1 A=0 次态/输出（Sn+1/Y） 现态（Sn） 第一次化简状态表 f / 1 e / 0 f f / 1 a / 0 e f / 1 e / 0 d d / 0 a / 0 c d / 0 c / 0 b b / 0 a / 0 a A=1 A=0 次态/输出（Sn+1/Y） 现态（Sn） 2、状态表化简 011 / 1 000 / 0 100 011 / 1 100 / 0 011 011 / 0 000 / 0 010 011 / 0 010 / 0 001 001 / 0 000 / 0 000 A=1 A=0 次态/输出（Sn+1/Y） 现态（Sn） 已分配状态的状态表 2、状态编码 a=000;b=001;c=010 ;d=011;e=100 最后简化的状态表 d / 1 a / 0 e d / 1 e / 0 d d / 0 a / 0 c d / 0 c / 0 b b / 0 a / 0 a A=1 A=0 次态/输出（Sn+1/Y） 现态（Sn） 三种状态分配方案 1 0 0 0 0 1 1 0 1 0 0 e 0 1 0 0 0 0 1 0 0 1 1 d 0 0 1 0 0 0 1 1 0 1 0 c 0 0 0 1 0 0 0 1 0 0 1 b 0 0 0 0 1 0 0 0 0 0 0 a 方案3 “一对一” 方案2 格雷码 方案1 自然二进制码 状态 状态转换真值表 1 1 1 0 1 0 0 1 0 0 0 0 0 0 0 1 1 1 1 0 1 1 1 0 0 0 0 1 0 1 1 0 0 1 1 0 1 0 1 0 0 0 0 0 0 0 1 0 0 1 1 0 1 1 0 0 0 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 Y (D0) (D1) (D2) A 3、求激励方程、输出方程 画出逻辑电路 画出完整的状态图，检查所设计的计数器能否自启动. 6. 4 异步时序逻辑电路的分析 一. 异步时序逻辑电路的分析方法： 分析步骤: 3.确定电路的逻辑功能。 2.列出状态转换表或画出状态图和波形图； 1. 写出下列各逻辑方程式： b)触发器的激励方程； c) 输出方程 d)状态方程 a)时钟方程 （1）分析状态转换时必须考虑各触发器的时钟信号作用情况 有作用，则令cpn=1；否则cpn=0 根据激励信号确定那些cpn=1的触发器的次态，cpn=0的触发 器则保持原有