六、Σ Δ模数转换器.doc

六、Σ Δ模数转换器06?Σ?Δ模数转换器? 问：我想使用ΣΔADC，但是有一些问题。因为它与以前我所用过?的转换器似乎有明显的差别。当着手设计抗混叠滤波器时，我首先要考虑哪些问题? 答：过采样转换器的主要优点是防止混叠所需要的滤波变得十分简单。为了弄?清楚为什么会这样，以及对滤波器有些什么限制，首先，让我们看一下这种转换器所使用?的基本的数字信号处理方法。为了设计抗混叠滤波器，我们把ΣΔADC看作一?种常规的高分辨率转换器，以远高于奈奎斯特采样速率进行采样，其后还跟一个数字采样抽?取电路(decimator)和数字滤波器。进入数字抽取电路的输入信号是一种与噪声整形传递?函数无关的1位位流(1-bit?serial)。对输入信号以调制器输入采样速率F?ms?进行采样，F?ms?比两倍?的最大输入信号?频率(奈奎斯特串行位速率)还要高得多。图61示出的曲线可以看作是抽取滤波器的?频?率响应。其中在fb和F?ms?-fb之间的频率成分大幅度衰减，因此可以使用数字?滤波器来滤掉转换器频带范围内［0，F?ms?-?fb］而又不包括有用带宽［0，fb?］的所有信号。但转换器不能区分是频带［0,±fb］范围?内呈现的输入信号，还是［kF?ms?,±fb］范围内呈现的输入信号(其中k为整数)。通?过采样处理把在［kF?ms?,±fb］?范围内的任何信号(或噪声)都混叠到有用频带［?0,fb］内。只能以数字采样方式工作的采样抽取滤波器对衰减这些信号无能为力。? ? 因此在转换器对输入信号进行采样之前，必须用抗混叠滤波器去除［kF?ms?±f?b］频带内的输入噪声。 问：如果我用AD1877(1994年春天推出)，其动态范围为90?dB，?那么抗混叠滤波器在F?ms?-fb(≈3MHz)处的衰减是否应在90?dB以上??答：不完全这样。这里假设在接近调制器采样速率的频率处ADC有满度输入，但在?大多数系统中情况完全不是这样。与混叠有关的唯一的信号输入，通常恰好正是来自?传感器和转换器前级电路产生的噪声。因为这种噪声对于简单的阻容(RC)滤波器通常已?足够低，所以RC滤波器完全能够作为抗混叠滤波器。(antialias?filter)问：我如何确信单极点RC滤波器能满足应用的要求?如何确定滤波器的时?间常数? 答：你的应用典型地说明了频率降到所关心带宽范围内的输入信号的最大允许衰?减。这样依次把最小值置于RC滤波器的-3dB点上。让我们看一下AD1877的应用实例以便?进一步?阐明这一点，并且或许能证明用一个单极点滤波器将提供足够的滤波。我们假设有一个应用，关心的带宽为0～20?kHz，并且在此范围内的信号衰减不可超过01d?B，或比率大于09886［电压dB=20log?10?(比率)，功率dB=10log?10?(比率)］?。按照单极点滤波器的衰减公式： 比率=11+(2πfRC)2＞099，其中f=20?kHz? RC≤1-(比率)2(2πf)2(比率)2≈121?×10?-6?s如果选择时间常数RC=10?μs(符合元件容差)，那么-3?dB转折频率为159?kHz。现在我们?可?以计算滤波器的衰减，即滤波器在kF?ms?±fb频带内混叠衰减至基带。假设AD1877的?调制器采样速率为3072?MHz(其输出采样速率为48?kHz)，则第一频带出现在3052～3?0?92?MHz。RC滤波器在这个频带内的衰减相对全频带约为257?dB(大约0052)。在第二频带?范围(6124～6164?MHz)，其衰减为318?dB(0026)。我们知道，在这两个?频带(以及在频率范围内所有更高的频带)内通过滤波器耦合到ADC输入端的噪声将被混叠到?基频带上，并且它们按有效值平方和的平方根(rss)的形式求和，即?n21+n22+…+n2n。对于以dB为单位给出的数据(例如DK=?20log?10?n?k?，k=1，2，3，…，n)，用附录中给出的公式可直接计算：?n21+n22+…+n2n?=10log?10?(10?D1/10?+10?D2/10?+…+10?Dn/10?),从而免去?了计算比率的中间步骤。 对于白噪声，噪声频谱密度作为频率的一个函数是常数，并且其每一频率范围均有相同的带?宽，所以每一频带对滤波器的输入都提供等量的噪声。因此，将不同频带的衰减按rss形式?求和，可以得到RC滤波器的有效衰减。例如，从前两个频带产生的噪声衰减为0?0522+00262=0058，即247?dB，这与通过第一频带衰减257?dB比较?，基本上与单频带的衰减作用相同。那么，在计算总混叠噪声时，我们究竟需要考虑多少个?频带呢?对于本例，前面3，4，5或6个频带的rss和分别为-242