篮球比赛计时计分实时时钟系统.doc

毕业设计论文-篮球比赛计时计分、实时时钟系统【毕业论文】 A0 Al A2 A3 A4 A5 A6 ／D5 A7 D4 A8 D3 A9 D2 A10 D1 A11 D0 SYNC BIT 码位A0～A5和A6／D5～All／D0由引脚A0～A5和A6／D5～All／D0决定例如当A0 PIN N0．1 接l Vcc 时则码位A0为l位同样当它接0 Vss 或悬空码位为0或悬空位码周期一个码周期由四个连续的码字组成当PT2262检测到为0则从DOUT输出一个码周期如果在码周期结束时仍然有效PT2262继续输出另一个码周期时钟振荡器电阻PT2262的片内振荡电路只需外接一个电阻即可工作由PT2272解码接收信号要求PT2272的振荡频率比PT2262高2．5～8倍外接电阻的典型值为如表PT2262 PT2272 47MΩ 820kΩ 33MΩ 680kΩ 12MΩ 200kΩ 工作框图如图75所示应用电路如图76所示 com PT2272遥控解码芯片 PT2272是一片CMOS遥控解码芯片与PT2262配合使用PT2262有多达l2根三态的地址引脚可提供最多531441 即312 地址码可有效地防止重码和扫描未授权码PT2272可根据需要有多种选择输出的数据引脚有1到6不等输出状态有带锁存和不带锁存A0～A5 PINl～6 输入地址码引脚0～5这6个三态引脚由PT2272检测形成解码信号的第0～5位每个引脚可设置成0 1或悬空A6D5–AllD0 PIN7--8 PIN 10–13输入输出地址码引脚611数据引脚下50这6个引脚作为高地址输入或者作为数据输出使用输出类型由所选的型号确定当作为地址引脚使用时每个引脚可设置成0l或悬空当作为数据引脚使用时每个引脚可设置成或1当用于输出引脚时满足以下条件时输出为 Vcc①当从接收的波形地址解码与芯片的地址设定一致时②接收的相应数据位是l时以上条件不成立时输出为 图75工作框图 图76应用电路 Vss DIN PIN14 数据输入接收到的解码波从该引脚输入OSC1OSC2 PIN15 ～ 16 振荡器输入输出由接入两端的电阻决定PT2262的基准频率VT PIN17 输出传输校验高电平有效当PT2272接收校验有效波形时为高电平Vcc PINl8 电源正VSS PIN9 电源负 工作原理PT2272解码接收输入到DIN的信号波形信号波形包括地址数据和同步信号将解码地址与芯片引脚的设定地址比较如果地址相同则①数据输出引脚与被解码的数据位相等输出1②VT输出lRF Radio Frequency 工作方式编码位结构编码位结构是编码信号的基本组成部分分为AD Address／Data 位和SYNC Synchronous 位①AD Address／Data 位波形AD位用于描述01或悬空状态一位由两个脉冲周期组成每个脉冲周期包括l6个时钟周期具体如图73所示②SYNC Synchronous 位波形SYNC位波形是带有一个l／8位波脉冲的4位波长的波具体如图74所示编码字结构一组编码位组成一个编码字一个编码字由12个AD位和跟在后面的Sync位组成l2个AD位与所使用的PT2272型号有关工作框图如图7所示应用电路如图．7所示 图77应用电路 图78工作框图 com带RAM实时时钟芯片DS1302 1 特性Dsl302时钟芯片包括实时时钟／日历31字节的静RAM和慢速充电控制它经过一个简单的串行接口与单片机通信实时时钟／日历提供秒分时日星期月和年等信息每月天数以及闰年能自动调罄．时钟可以采用24h或AM／PM的12h格式31字节的静态RAM用于存放数据带慢速充电控制备份电源的充电特性该芯片使用同步串行通信与时钟／RAM通信仅需三根线①／RST 复位 ②I／O数据线③SCLK 串行时钟 数据可以以每次一个字节或多字节的形式传送至时钟／RAM或从其读出 串行时钟芯片的主要组成部分框图如图79所示内部主要由移位寄存器控制逻辑振荡器实时时钟和RAM等组成 2 工作原理及使用对芯片的读写操作首先必须置为高电平并且把提供地址和命令的8位信息装入移位寄存器中数据输入时数据位在SCLK的上升沿必须有效而数据输出时数据位是在时钟的下降沿有效数据操作完成置为低电平这时数据传送中止且I／O引脚呈高阻态当把置逻辑1状态时SCLK必须为逻辑0芯片的操作受地址偷令字节控制每一数据的传送由命令字节开始地址偷令字节格式如图710所示1 RAM A A3 A2 A1 Ao RD 最高位MSBD7必须为逻辑1D6为逻辑0指定时钟日历数据逻辑1指定RAM数据D5-D1指定输入输出的特定寄存器最低有效位LSBD0为逻辑0指定进行写操作输入逻辑1指定进行读操作输出命令字