EDA技术与应用教学（张静秋）第11讲 状态机.pdfVIP

第11讲状态机设计 11.1 一般有限状态机的设计 11.2 Moore型有限状态机的设计 11. 3 Mealy型有限状态机的设计 11.1 一般有限状态机的设计 一般有限状态机构成： 1.状态定义 2.主控时序进程 3.主控组合进程 4.辅助进程 11.1 一般有限状态机的设计 1. 状态定义 ARCHITECTURE ...IS TYPE FSM_ST IS (s0，s1，s2，s3); SIGNAL current_state, next_state: FSM_ST; ... 在结构体的说明部分，对状态机的每一种状态进行定义， 为便于阅读用文字符号来表征每一个状态，即状态符号化。 在实际电路中，每一种状态是以一组触发器的 当前二进制数位的组合来表示。 11.1 一般有限状态机的设计 用户自定义语句用法 TYPE语句格式如下： TYPE 数据类型名 IS 数据类型定义OF 基本数据类型; TYPE 数据类型名 IS 数据类型定义; 【TYPE语句用法示例】 TYPE st1 IS ARRAY ( 0 TO 15 ) OF STD_LOGIC ; --数组类型 TYPE week IS (sun ，mon ，tue ，wed ，thu ，fri ，sat) ; --枚丼类 型 TYPE m_state IS( st0，st1，st2，st3，st4，st5 ) ; SIGNAL present_state，next_state : m_state ; --状态定义 11.1 一般有限状态机的设计 2. 主控时序进程 主控时序 主控组合 进程 进程 图 一般状态机结构框图工作示意图 主控时序进程负责状态机运转和时钟驱动下状态转换 11.1 一般有限状态机的设计 3. 主控组合进程 主控组合进程的功能是根据外部输入的控制信号 （包括来自状态机外部的和内部其它非主控的组合或时序进程的信号） 或（和）当前状态的状态值确定下一状态的取向 （next_state的取值内容）， 及确定对外输出、对内部其它组合或时序进程输出控制信号 主控时序 主控组合 进程 进程 11.1 一般有限状态机的设计 4. 辅助进程 辅助进程配合状态机的主控进程 例如完成某种算法、配合状态机工作的其他时序进程； 11.1 一般有限状态机的设计 【例1】两进程状态机设计 R=0时复位 【两进程状态机设计示例】主控时序进程+主控组合进程 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY s_machine IS PORT ( clk, reset : IN STD_LOGIC; state_inputs : IN STD_LOGIC_VECTOR (0 TO 1);