chapter 7 LPC2378硬件介绍 嵌入式课件.ppt

LPC2378硬件介绍 １．系统结构 ２．系统主要电路 ３．系统时钟 ４．存储分配 ５．中断向量 系统结构 系统结构 系统结构 引脚功能 见Ｐ１２２ 系统主要电路 电源电路 时钟电路 存储器地址分配 ２３７８存储分配 外围设备存储器映射 APB 外设和基地址 存储器映射 存储器映射基本概念 芯片复位后用户看见的地址空间 片内总线 AHB和VPB 外设存储器映射 AHB外设映射 VPB外设映射 Boot lock的映射地址安排 存储器重新映射 ARM异常向量位置 下图所示为重新映射后的片内存储器。 LPC2300存储器映射模式 存储器映射控制寄存器 系统时钟 寄存器 ７.4 系统控制模块 系统时钟概述 晶体振荡器 PLL VPB分频器 5.4 系统控制模块 系统时钟概述 5.4 系统控制模块 系统时钟概述 5.4 系统控制模块 时钟产生单元 5.4 系统控制模块 锁相环（PLL） PLL内部结构 PLL内部结构 PLL相关寄存器 PLL相关寄存器 PLL相关寄存器 PLL相关寄存器 PLL频率计算 5.4 系统控制模块 锁相环（PLL）计算实例 系统时钟 锁相环（PLL）注意要点 5.8 系统时钟 VPB分频器 5.4 系统控制模块 VPB分频器 5.4 系统控制模块 VPB分频器相关寄存器 5.4 系统控制模块 VPB分频器相关寄存器 系统时钟初始化流程 系统时钟初始化——启动代码实例 系统时钟初始化——启动代码实例 系统时钟初始化——启动代码实例 系统时钟初始化——启动代码实例 ＰＬＬ频率计算 PLL 等式使用下列参数： FIN PLLCLKIN频率 FCCO SYSCLK频率（PLL电流控制振荡器的输出频率） N PLL前置分频器值，来源于PLLCFG中的NSEL位。N取值范围是1到32之间的整数 M PLL倍频器值，来源于PLLCFG中的MSEL位。 FREF PLL内部参考频率，由FIN 经过N分频得到。 PLL 输出频率（当PLL 激活并连接时）由下式得到： FCCO=(2×M×FIN)/N PLL 输入和设定必须满足下面的条件： FIN的范围：32KHz到50MHz。 FCCO的范围：275MHz到550MHz。 从PLL等式可以得到其他的PLL参数： M = (FCCO × N) / (2 × FIN) N = (2 × M × FIN) / FCCO FIN = (FCCO × N) / (2 × M) 作业 编程实现从０Ｘ０Ｃ００００８０移动２０个字数据到０Ｘ０Ｃ０００８００ Ｓ３Ｃ２４１０的存储分配 Ｓ３Ｃ２４１０的时钟频率的管理 相位频率 检测 CCO 1 0 2P 分频 M 分频 0 1 0 1 FOSC FCCO FCLK PLL已经使能，并连接到处理器作为系统时钟源。 1 1 与00组合相同。避免PLL已连接，当还没有使能的情况。 0 1 PLL被激活但是尚未连接。可以在PLOCK置位后连接。 1 0 PLL被关闭，并断开连接。 0 0 PLL功能 PLLE PLLC PLLC PLLE PLL相关寄存器 PLL控制寄存器(PLLCON)： 相位频率 检测 CCO 1 0 2P 分频 M 分频 0 1 0 1 FOSC FCCO FCLK PLL配置寄存器(PLLCFG)： 功能 位 MSEL[4:0] PSEL[1:0] － 0 1 2 3 4 5 6 7 MSEL[4:0]：PLL倍频器值，在PLL频率计算中其值为(M-1)； PSEL[1:0]：PLL分频器值，在PLL频率计算中其值为P 。 相位频率 检测 CCO 1 0 2P 分频 M 分频 0 1 0 1 FOSC FCCO FCLK PLL状态寄存器(PLLSETA)： MSEL[4:0] PSEL[1:0] － PLLE 功能 位 PLLC PLOCK － 4 : 0 6 : 5 7 8 9 10 15 : 11 MSEL[4:0]、PSEL[1:0]、PLLE、PLLC：读出反映这几个参数的设置值，写入无效； PLOCK：反映PLL的锁定状态。为0时，PLL未锁定；为1时，PLL锁定到指定频率。 PLL相关寄存器 相位频率 检测 CCO 1 0 2P 分频 M 分频 0 1 0 1 FOSC FCCO FCLK PLL馈送寄存器(PLLFEED)： PLLFEDD[7:0]：PLL馈送序列必须写入该寄存器才能使PLL配置和控制寄存器的更改生效； 功能 位 PLLFEED[7:0] 0 1 2 3 4 5 6 7 相位频率 检测 CCO 1 0 2P 分频 M 分频 0 1 0 1 FOSC FCCO FCLK 馈送序列为： 1.将