多功能数字计数器设计.doc

多功能数字计时器的设计 姓 名： 时峥峥 学 号： 050405212 院 系： 电光系 指导教师： 沈月荣 王玉珏 张定伟 实验时间： 07.9.4~07.9.7 目录 设计电路功能要求。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 设计电路原理框图。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 电路逻辑原理图及工作原理。。。。。。。。。。。。。。。。。。。。。 各单元电路原理及逻辑设计。。。。。。。。。。。。。。。。。。。。。 电路安装与调试说明。。。。。。。。。。。。。。。。。。。。。。。。。。。 对电路的改进意见。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 收获体会及建议。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 设计参考资料。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 1.设计电路功能要求 1.1设计电路的功能 运用所学集成电路的工作原理和使用方法，学会在单元电路的基础上进行小型数字系统的设计。要求设计一个数字计时器，可以完成0分00秒~9分59秒的计时功能，并在控制电路的作用下有开机清零、快速校分、整点报时功能。 1.2 设计电路的要求 1.2.1 设计一个脉冲发生电路，为计时器提供秒脉冲、为报时电路提供驱动蜂鸣器的脉冲信号； 1.2.2 设计计时电路，完成0分00秒~9分59秒的计时功能； 1.2.3 设计译码显示电路； 1.2.4 设计报时电路，使数字计时器从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1KHz）,9分59秒发高音（频率2KHz）； 1.2.5 设计校分电路，在任何时候，拨动校分开关，可进行快速校分； 1.2.6 设计清零电路，具有开机自动清零功能，并在任何时候，按动清零开关，可以实现计时器清零； 1.2.7 系统级联调试，将上述电路进行级联完成计时器的所有功能； 1.2.8 按规范要求写出完整的设计论文； 1.3 设计提高部分要求 1.3.1 将计时范围扩展到24小时59分59秒,并在每一小时59’53”,59’55”,59’57”和59’59” 时分别以1KHz和2KHz的频率报时； 1.3.2 闹钟功能； 1.3.3 自己添加其他功能。如秒表，定时器等； 1.3.4 计时器电路的仿真； 2.设计电路原理框图 2.1设计原理： 电路由振荡器、分频器、计数器、译码器、显示器、校时电路和报时电路组成。振荡器产生的脉冲信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数器通过“时”、“分”、“秒”译码器显示时间。校分电路实现对“分”上数值的控制，而不受秒十位是否进位的影响，报时电路通过1kHz 或2kHz的信号和要报时的时间信号进行“与”的运算来实现的定点报时的,通过两个不同频率的脉冲信号使得在不同的时间发出不同的响声。 2.2设计的原理框图： 3.电路逻辑原理框图及工作原理 3.1电路逻辑原理框图 4．各单元电路原理及逻辑设计： 4.1秒脉冲发生器 4.2计数器 4.3清零电路 4.4校分电路 4.5报时电路 4.6所用物品清单 名称 型号 数量 二入与非门 74LS00 2个 D触发器 74LS74 1个 四入与非门 74LS21 2个 二入非门 74LS32 1个 四位二进制计数器 74LS161 1个 BCD码计数器 CD4518 1个 分频器 CD4060 1个 译码器(驱动共阴) CD4511 3个 非门 CD4069 1个 电容 10pF 1个 20pF 1个 100uf/16V 1个 电阻 1K 1/8W 21个 10K 1/8W 4个 22M 1/8W (1个2M和2个10M组成) 1个 470 1/8W