Protel99SE电路设计及应用周润景第3章节和“我”一起绘制电路原理图5章节.pptVIP

轻松跟我学Protel 99SE电路设计与制版 第2版 轻松跟我学Protel 99SE电路设计与制版 第2版 电子工业出版社 第3章 和“我”一起绘制电路原理图 3.1 音频放大器电路设计 3.2 Protel 99 SE绘制电路原理图——绘制流程 3.3 Protel 99 SE绘制电路原理图——放置元件 3.4 Protel 99 SE绘制电路原理图——制作元件 3.5 Protel 99 SE绘制电路原理图——连线 3.6 Protel 99 SE绘制电路原理图——编辑与调整 3.7 规则检查与网络表生成 3.8 其它报表的输出 3.9 原理图输出 3.10 电路原理图绘制相关技巧 规则检查用于检测设计者在设计过程中的疏漏之处和电气连接错误，如未连接电源实体、悬空输入引脚、输入引脚连接在电源上等； 而网络表用于PCB制板。 电气规则检测 点选菜单Tools→ERC命令。 生成网络表 点选菜单Design→Create Netlist命令。 在网络表中，前一部分为元件描述，以左方括号为元件声明的起始，接着为元件标号、元件封装及元件标称值或元件类型描述，最后以右方括号作为元件声明结束。 在网络连接描述部分，以左圆括号作为起始，接下来为网络所包含的内容，最后以右圆括号结束。 网络表名称定义格式为：原理图名.NET。 尚辅网 / 3.7 规则检查与网络表生成 ERC Options：ERC选项。 Multiple net names on net：检查同一个网络上是否拥有多个不同名称的网络标号。 Unconnected net labels：检查电路中是否有未实际连接的网络标号。 Unconnected power objects：检查是否有未连接到电气对象的电源符号。 Duplicate sheet numbers：检查项目中是否绘图页号码发生重号。 Flating input pins：检查是否有输入引脚浮接的情况。 Suppressing warning：设置在执行ERC时，忽略警告登记的情况，而只对错误等登记情况进行标识。这种做法主要是为了让设计师省略一部分，以加速ERC流程。但是，为了确保电路得完美无缺，在最后一次进行的电气规则检查时，千万不要设置这个选项。 Duplicate component designators：检查绘图页中是否有元件标号重号发生。 Bus label format errors:检查总线标号的格式是否非法。当总线标号格式发生错误，将无法正确地反映出信号的名称与方位。由于总线的逻辑连贯性是由放置于总线上的网络标签来指定的，所以总线的网络标签应该能够描绘全部信号。 Options：选项 Create report file：创建ERC信息报告 Add error makers：在绘图页中检测到错误或者警告的位置上放置错误标志。这些错误标志可以帮助用户精确地找到问题网络。 Descend into sheet parts：要求执行ERC时，同时深入到元件的内部电路进行检查。 Active sheet：当前被激活的绘图页。 Active sheet plus sub sheets：当前被激活的绘图页及其所包含的子绘图页。 Sheets to Netlist：设置电气规则检测的范围。 Active project：检查整个项目； Net Identifier Scope：设置网络标识符的标识范围。设置网络标识的标识范围主要用于在一个多张绘图页的设计中确定网络能够连通的范围。 Net Labels and Ports Global：网络标号及端口； Only Ports Global：端口； Sheet Symbol / Port Connections：原理图符号/端口连接。 点选其中规则矩阵中的小方框可设置出现相应情况下，系统的处理方式，如视为错误、警告等。 Output Format：输出格式，通常以Protel格式输出； Net Identifier Scope：网络标识的标识范围； Sheets to Netlist：设置生成网络表的范围； Append sheet numbers to location：设置在产生网络表时，为每个网络编号附加绘图页号码数据。 Descend into sheet parts：当电路原理图中存在电路图式元件时，激活这个选项，系统在产生的网络表中将电路图式元件的绘图页也包含在内。 Include un-named single pins net：当使能这一功能后，系统生成的网络表中包含没有名称的元件引脚。 * * * *