vhdl五人表决器实验.doc

学生实验报告 实验课名称：VHDL硬件描述语言 实验项目名称：五人表决器 专业名称：电子科学与技术 班级：*** 学号：*** 学生姓名：*** 教师姓名：*** __2010__年_11_月_06_日    开始 四、实验条件： 1. WindowsXP操作系统 2. QuartusII EDA开发系统 3. 杭州康芯SOPC硬件开发平台 五、实验原理： 2、输入源代码完后单击Processing\Start Compilation开始编译，并修改其中的错误直到没有为止。 建立矢量波形文件 单击File\New命令，选择其中的Vector Waveform File项，点击OK建立空的波形文件，打开矢量波形文件编辑窗口； 双击窗口左边空白区域，打开Insert Node or Bus对话框； 单击Node Finder…按钮，打开以下对话框，选择Filter下拉列表中的Pins：all，并点击List按酒以列出所有的端口，通过按钮把这些端口加入到右面的窗口中，单击OK完成端口的添加； 回到波形编辑窗口，对所有输入端口设置输入波形，具体可以通过左边的工具栏，或通过对信号单击鼠标右键的弹出式菜单中完成操作，最后保存次波形文件。 进行仿真： 1、单击Assignments\Settings ，Simulation mode设置为Functional，即功能仿真。指定仿真波形文件后单击OK完成设置； 2、单击Processing\Generate Functional Simulation Netlist以获得功能仿真网络表； 3、单击Processing\Start Simulation完成功能仿真。 4、如果功能仿真无误后进行时序仿真：单击Assignments\Settings，在弹出对话框中Simulation mode设置为Timing，即时序仿真。指定仿真波形文件后单击OK完成设置。 5、单击Processing\Start Simulation，完成时序仿真。 如果时序仿真也没错即可下载工作了。 num_agr：BCD码输出显示表决结果中赞成的人数； num_opp：BCD码输出显示表决结果中反对的人数； v_out：对应显示每个表决信号的状态； led_agr：判决结果为赞成时有效； led_opp：判决结果为反对时有效； v_in：表决信号输入端，高电平为赞成，低电平为反对； lock：判决锁存信号，上升沿表决结束，锁存表决输入信号，并计算输出表决信息； clr：清零信号，高电平有效，进入新的一次表决过程； v_over：表决结束信号，高电平有效，清零信号有效后，此信号为低电平。 功能具体要求：启动后，数码管5、6分别显示“FF”字样，所有用到的数码管熄灭， 5人的表决意见通过LED10～LED14分别显示，当按下lock按键后，LED10～14的状态被锁存，LED3、4、5同时点亮，此时无论如何输入表决意见LED10～14的状态都不变，同时计算出来赞成的和反对的人数，并分别用数码管5、6显示出来，通过LED1和LED8显示出来最终判决的表决结果(判决赞成：LED1亮；判决反对：LED8亮)。此时用户按下清除键clr(按键7)后，系统又恢复成为刚启动状态。 三、实验内容： 新建工程： 1、打开Quartus，新建工程，选择好路径，工程顶层名为vote5 ； 2、新建工程，如果包含已编好的文件则可以添加，如果无则可以略过 ； 3、选择我们的器件信息： 4、单击Next，指定第三方工具，这里我们不指定第三方EDA工具，单击Next后结束工程建立。 建立编译VHDL文件： 1单击File\New菜单项，选择弹出窗口中的VHDL File项，单击OK按钮以建立打开空的VHDL文件，并以工程顶层文件名保存。 首先在QuartusII上进行功能和时序仿真，之后通过器件及其端口配置下载程序到SOPC开发平台中。在硬件实现中，要求： 1. 用实验平台的拨动开关实现5人表决的输入信号(v_in)： 注：要求使用最右面5个开关。 2. 用实验平台的按键实现清零(clr)和锁存(lock)信号： 注：采用模式4的输入方式，要求使用键7实现清零(clr)、键6实现锁存。 3. 用实验平台的数码管实现赞成和反对人数的显示： 注：要求使用数码管6显示赞成票数、数码管5显示反对票数。 4. 用实验平台的LED发光阵列实现表决结果和每人的表决信号： 注：要求LED1显示判决赞成(led_agr)信号，LED8显示判决反对(led_opp)信号。LED3、LED4、LED5同时显示判决结束信号。LED10、LED11、LED12、LED13、LED14显示5人的表决信号。 一、实验名称： 五人表决器 二、实验目的与要求：