场板和场限环及其复合使用技术设计及优化.doc

场板和场限环终端技术的原理及优化设计 摘要：本文分别介绍了场板和场限环以及它们复合使用的结终端保护技术的基础理论知识，针对它们各自具有的敏感参数，通过优化和实验仿真实现最优耐高压设计。 关键词：结终端技术 场板 场限环 高压 功率器件 引言 现代功率器件是在一硅片上并联上万个相同的单元组成，各单元间表面电压大致相同，但最外端（终端）单元与衬底间的电压却相差很大。应采取一些措施用以减小表面电场，提高击穿电压。这种技术便称为结终端技术JTT(Junction Termination Technique) 【】【】, 由于这两个结存在的曲率, 导致电场集中,雪崩击穿将首先在这些区域发生，从而使PN结的击穿电压降低。这种效应对浅结深PN结的影响特别显著（如图1）。 图1 浅扩散平面结（a）和深扩散平面结（b）电场分布 实际平面PN结（非平行平面结）一般都采用SiO2作保护层，由于SiO2层内存在可移动电荷和陷阱，SiO2与Si的界面存在固定的正电荷，以及SiO2表面还可能粘附其它各种电荷，这些电荷的存在将造成表面电场的集中和不稳定，其值较体内平行平面结的电场大2至3倍，从而严重影响了器件的耐压特性（如图2）。 图2 氧化层有正电荷时的耗尽区 因此，结终端保护技术主要是通过增大扩散结的曲率半径和降低界面（或表面）电荷的影响来提高器件的耐压水平。 场板（Field Plates）、）、）、、、）(和) 较高的反向电压可使N 型硅表面强反型引起P 型沟道的出现,如果提前与邻近的P 区相连,就可能引起低击穿;而太厚的氧化层厚度则使N 区不足以耗尽,结曲率半径增加很有限从而难达到提高击穿电压的效果. 图3 带有场板的P+N结 场板的另一形式是浮空场板（Floating FP）【】【】’Neil与Alonas的模拟计算结果【】εS/εOX）,缩写FFLR）【】 图5 带有一个场限环的P+N结 主结跟环以及环跟环之间的距离、【】）【】. 当d = tox/ wplane ≥0. 3 时(wplane为理想平面结击穿时耗尽层宽度, wplane = 2.67 ×1010Nd- 7/8 ) ,场板边缘部分击穿和耗尽区内的平行平面(中心) 部分击穿机会是等同的,即此时场板才能减缓平面结电场集中,而又不在自己边缘击穿.同时如前面所述，太厚的氧化层厚度也将降低平面结的击穿电压。 文献【】,即 L≥0.8Xj+Wmn (1) 其中,L为场板的长度; Xj为结深,且横向扩散为纵向扩散的0.8倍;Wmn为击穿时的耗尽区宽度。 Wmn= (2εsεoBV/qNd)1/2 (2) 为了既满足耐压要求又节省器件面积，我们可以取式（1）的临界值。即： L≥0.8Xj+(2εsεoBV/qNd)1/2 (3) 击穿电压随场板长度的增加而增加很快。如图7【】 场限环的设计及优化 环宽度（Wi）【】di = [ ri 2 + 5.19(NB/1016)-7/8 ? ri ]1/2 - ri (4) 设主结及各环的曲率半径均等于同一个结深Xj，则用Xj代替上式中的ri即得所需的环间距。但上式的结论是在一些假设以及近似的前提下得到的，具有一定的安全性，并不是最优的环距离。根据文献【】, 2～ 2.5X j (X j 为主结与环结的扩散深度) , 环宽度由外向内递增、环间距由外向内递减的原则, 选择环宽度和环间距。并根据W 1+ D 1≈W 2+ D 2≈…≈W n+ D n取环间距值。 文献【】Vi,i+1 =3.87(NB/1016) ri2ln(1+5.19/ ri ?(NB/1016)-7/8)+ (5) 20?(NB/1016)1/8 ri[ ln(1+5.19/ ri ?(NB/1016)-7/8)-1] 将上式除主结电压再减去1，即得最小场限环个数。 场板和场限环复合使用模拟仿真 本文根据上述理论设计了一3个场限环结合4个场板（3flr4fp）【】【】resistivity of the n+ substrate 0.016 ohm-cm n+ substrate thickness 45