- 1、本文档共6页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
ad9833中文简介
AD9833中文简介:AD9833型可编程波形发生器是一款为各种需要得到高精度正弦波、三角波、方波信号的应用而设计的器件,该器件采用第三代频率合成技术——直接数字频率合成技术,以“相位”的概念进行频率合成,不仅可以产生不同频率的正弦波,而且可以控制波彤的初始相位,还可以产生三角波和方波。主要介绍AD9833的基本结构、功能特性及应用。关键词:AD9833;直接数字频率合成;可编程;数字信号处理器
1 引言??? AD9833是ADI公司生产的一款低功耗、可编程波形发生器,能够产生正弦波、三角波、方波输出。波形发生器广泛应用于各种测量、激励和时域响应领域。AD9833无需外接元件,输出频率和相位都可通过软件编程,易于调节。频率寄存器是28位的,主频时钟为25 MHz时,精度为0.1 Hz;主频时钟为1 MHz时,精度可以达到0.004 Hz。??? 可以通过3个串行接口将数据写入AD9833,这3个串口的最高工作频率可以达到40NHz,易于与DSP和各种主流微控制器兼容。AD9833的工作电压范围为2.3 V~5.5 V。??? AD9833还具有休眠功能,可使没被使用的部分休眠,减少该部分的电流损耗。例如,若利用AD9833输出作为时钟源,就可以让DAC休眠,以减小功耗。该电路采用10引脚MSOP型表面贴片封装,体积很小。??? AD9833的主要特点如下:??? 频率和相位可数字编程;??? 工作电压为3 V时,功耗仅为20mW;??? 输出频率范围为0 MHz~12.5 MHz;??? 频率寄存器为28位(在25 MHz的参考时钟下,精度为0.1 Hz);??? 可选择正弦波、三角波、方波输出;??? 无需外接元件;??? 3线SPI接口;??? 温度范围为-40~+105℃。
2 AD9833的结构及功能2.1 电路结构??? AD9833是一块完全集成的DDS(Direct Digital Frequency Synthesis)电路,仅需要1个外部参考时钟、1个低精度电阻器和一些解耦电容器就能产生高达12.5 MHz的正弦波。除了产生射频信号外,该电路还广泛应用于各种调制解调方案,这些方案全都用在数字领域。采用DSP技术能够把复杂的调制解调算法简单化,而且很精确。??? AD9833的内部电路主要有数控振荡器(NCO)、频率和相位调节器、Sine ROM、数模转换器(DAC)、电压调整器,其功能框图如图1所示。AD9833的核心是28位的相位累加器,它由加法器和相位寄存器组成,每来1个时钟,相位寄存器以步长增加,相位寄存器的输出与相位控制字相加后输入到正弦查询表地址中。正弦查询表包含1个周期正弦波的数字幅度信息,每个地址对应正弦波中0°~360°范围内的1个相位点。查询表把输入的地址相位信息映射成正弦波幅度的数字量信号,驱动DAC输出模拟量。相位寄存器每经过228/M个MCLK时钟后回到初始状态,相应地正弦查询表经过一个循环回到初始位置,这样就输出了一个正弦波。输出正弦波频率为:
??? 其中,M为频率控制字,由外部编程给定,其范围为0≤M≤228-1。
VDD引脚为AD9833的模拟部分和数字部分供电,供电电压为2.3 V~5.5 V。AD9833内部数字电路工作电压为2.5 V,其板上的电压调整节器可以从VDD产生2.5 V稳定电压。注意:若VDD小于等于2.7 V,引脚CAP/2.5V应直接连接至VDD。2.2 功能描述??? AD9833有3根串行接口线,与SPI、QSPI、MI-CROWIRE和DSP接口标准兼容。在串口时钟SCLK的作用下,数据是以16位的方式加载到设备上。时序图如图3所示。FSYNC引脚是使能引脚,电平触发方式,低电平有效。进行串行数据传输时,FSYNC引脚必须置低,要注意FSYNC有效到SCLK下降沿的建立时间t7的最小值。FSYNC置低后,在16个SCLK的下降沿数据被送到AD9833的输入移位寄存器,在第16个SCLK的下降沿FSYNC可以被置高,但要注意在SCLK下降沿到FSYNC上升沿的数据保持时间t8的最小和最大值。当然,也可以在FSYNC为低电平的时候,连续加载多个16位数据,仅在最后一个数据的第16个SCLK的下降沿的时将FSYNC置高。最后要注意的是,写数据时SCLK时钟为高低电平脉冲,但是,在FSYNC刚开始变为低时(即将开始写数据时),SCLK必须为高电平(注意t11这个参数)。
当AD9833初始化时,为了避免DAC产生虚假输出,RESET必须置为1(RESET不会复位频率、相位和控制寄存器),直到配置完毕,需要输出时才将RESET置为0;RESET为O后的8~9个MCLK时钟周期可在DAC的输出端观察到波形。???
文档评论(0)