控制部件和振荡器.ppt

第2章 MCS-51系列单片机的硬件结构;2.1 MCS-51系列单片机简介;2.2 MCS-51系列单片机内部结构与外部引脚说明;图2.1 MCS-51单片机内部结构框图;2.2.2 外部引脚说明;图2.2 MCS-51系列单片机引脚及总线结构; 3．输入 / 输出引脚 (1) P0口(39~32脚)：P0.0~P0.7统称为P0口。在不接片外存储器与不扩展I/O口时，可作为准双向输入/输出口。在接有片外存储器或扩展I/O口时，P0口分时复用为低8位地址总线和双向数据总线。 (2) P1口(1~8脚)：P1.0~P1.7统称为P1口，可作为准双向I/O口使用。对于52子系列，P1.0与P1.1还有第二功能：P1.0可用作定时器/计数器2的计数脉冲输入端T2，P1.1可用作定时器/计数器2的外部控制端T2EX。; (3) P2口(21~28脚)：P2.0~P2.7统称为P2口，一般可作为准双向I/O口使用；在接有片外存储器或扩展I/O口且寻址范围超过256字节时，P2口用作高8位地址总线。 (4) P3口(10~17脚)：P3.0~P3.7统称为P3口。除作为准双向I/O口使用外，还可以将每一位用于第二功能，而且P3口的每一条引脚均可独立定义为第一功能的输入输出或第二功能。P3口的第二功能如表2.1所示。;表2.1 P3口第二功能表; 4．控制线 (1) ALE/PROG(30脚)：地址锁存有效信号输出端。ALE在每个机器周期内输出两个脉冲。在访问片外程序存储器期间，下降沿用于控制锁存P0输出的低8位地址；在不访问片外程序存储器期间，可作为对外输出的时钟脉冲或用于定时目的。但要注意，在访问片外数据存储器期间，ALE脉冲会跳空一个，此时作为时钟输出就不妥了(详见2.3.3节CPU时序)。 对于片内含有EPROM的机型，在编程期间，该引脚用作编程脉冲PROG的输入端。; (2) PSEN(29脚)：片外程序存储器读选通信号输出端，低电平有效。当从外部程序存储器读取指令或常数期间，每个机器周期该信号两次有效，以通过数据总线P0口读回指令或常数。在访问片外数据存储器期间，PSEN信号将不出现。 (3) RST/VPD(9脚)：RST即为RESET，VPD为备用电源。该引脚为单片机的上电复位或掉电保护端。当单片机振荡器工作时，该引脚上出现持续两个机器周期的高电平，就可实现复位操作，使单片机回复到初始状态。上电时，考虑到振荡器有一定的起振时间，该引脚上高电平必须持续10 ms以上才能保证有效复位。 当VCC发生故障，降低到低电平规定值或掉电时，该引脚可接上备用电源VPD(+5 V)为内部RAM供电，以保证RAM中的数据不丢失。; (4) EA/VPP(31脚)：EA为片外程序存储器选用端。该引脚有效(低电平)时，只选用片外程序存储器，否则单片机上电或复位后选用片内程序存储器。 对于片内含有EPROM的机型，在编程期间，此引脚用作21 V编程电源VPP的输入端。 综上所述，MCS-51系列单片机的引脚可归纳为以下两点： (1) 单片机功能多，引脚数少，因而许多引脚都具有第二功能。 (2) 单片机对外呈现3总线形式，由P2、P0口组成16位地址总线；由P0口分时复用为数据总线；由ALE、PSEN、RST、EA与P3口中的INT0、INT1、T0、T1、WR、RD共10个引脚组成控制总线，如图2.2(b)所示。由于是16位地址线，因此，可使片外存储器的寻址范围达到64 KB。 ;2.3 微 处 理 器; 1．算术逻辑单元ALU与累加器ACC、寄存器B 算术逻辑单元不仅能完成8位二进制的加、减、乘、除、加1、减1及BCD加法的十进制调整等算术运算，还能对8位变量进行逻辑与、或、异或、循环移位、求补、清零等逻辑运算，并具有数据传输、程序转移等功能。累加器(ACC,简称累加器A)为一个8位寄存器，它是CPU中使用最频繁的寄存器。进入ALU作算术和逻辑运算的操作数多来自于A，运算结果也常送回A保存。寄存器B是为ALU进行乘除法运算而设置的。若不作乘除运算时，则可作为通用寄存器使用。; 2．程序状态字 程序状态字PSW是一个8位的标志寄存器，它保存指令执行结果的特征信息，以供程序查询和判别。其各位的定义如下：; 辅助进位(或称半进位)标志位AC(PSW.6)：它表示两个8位数运算，低4位有无进(借)位的状况。当低4位相