原创力文档- 1、本文档共4页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
串行数据转并行数据
串行数据转并行数据
2011年5月1 日
20:12
UART_Recei
ver
串行数据转并行数据中许多操作与并行数据转串行类似。可以参照并行数
据转串行，将其反向得到。
module UART_Receiver(
Serial_in,
istartofpacket,
iendofpacket,
clk,RSTn,
Data_Bus,
datavalid,
oempty,
oendofpacket,
ostartofpacket
);
parameter word_size =16;
parameter Num_counter_bits =4;
parameter Num_state_bits =3;
parameter word_deepth_size =7;
parameter deepth_counter_size=3;
parameter idle =3b001;
parameter receiving =3b010;
parameter sending =3b100;
output [word_size-1:0] Data_Bus;
output oempty,datavalid,
oendofpacket,ostartofpacket;
input Serial_in;
input clk;
input RSTn;
input istartofpacket;
input iendofpacket;
reg [word_size-1:0] RCV_datareg[word_deepth_size - 1:0];
reg [word_size-1:0] RCV_shftreg;
reg [Num_counter_bits-1:0] bit_count;
reg [deepth_counter_size-1:0] deepth_count1,deepth_count2;
reg [Num_state_bits-1:0] state,next_state;
reg inc_bit_counter,clr_bit_counter;
reg clr_deepth_cou
文档评论（0）