第三章存储系统4-4.ppt

3.4.2 多模块交叉存储器 1.存储器的模块化组织 一个由若干模块组成的主存储器是线性编址。地址在各模块安排方式有两种方式： 顺序方式和交叉方式。 在常规主存储器设计中，访问地址采用顺序方式，图3.17(a)所示。 设存储器容量为32字，分M0-M3四个模块， 每个模块存储8个字。访问地址按顺序分配给一个 模块后,接着又按顺序为下一个模块分配访问地址. 存储器的32个字可由5位地址寄存器指示， 高2位选择4个模块中的一个， 低3位选择每个模块中的8个字。 在顺序方式中某个模块进行存取时，其他模块不工作。而某一模块出现故障时，其他模块可以照常工作，另外通过增添模块来扩充存储器容量也比较方便。 缺点:是各模块一个接一个串行工作，因此存储器 的带宽受到了限制。 图3.17(b)表示采用交叉方式寻址的存储器模块化组织示意图。存储器容量也是32个字，也分成4个模块，每个模块8个字。但地址的分配方法与顺序方式不同： 将4个线性地址0,1,2,3依次分给M0,M1,M2,M3模块， 再将线性地址4,5,6,7依次分配给M0,M1,M2,M3…… 直到全部线性地址分配完毕为止。 当存储器寻址时，用地址寄存器的低2位选择4个模 块中的一个，用高3位选择模块中的8个字。 用地址码的低位字段经过译码选择不同的模块,高位字段指向相应模块内的存储字. 连续地址分布在相邻的不同模块内,同一个模块内的地址都是不连续。 对连续字的成块传送,交叉方式的存储器可以实现多模块流水式并行存取,大大提高存储器的带宽。 CPU的速度比主存快，同时从主存取出n条指令,必然会提高机器的运行速度。 2.多模块交叉存储器的基本结构 图3.18示出了四模块交叉存储器结构框图。 主存被分成4个相互独立、 容量相同的模块M0,M1,M2,M3，每个模块都有自己的读写控制电路、地址寄存器和数据寄存器，各自以等同的方式与CPU传送信息. 如果程序段或数据块都是连续地在主存中存取，将大大提高主存的访问速度。 CPU同时访问四个模块，由存储器控制部件控制它们分时使用数据总线进行信息传递。 对每一个存储模块来说，从CPU给出访存命令直到信息仍然使用了一个存取周期时间，而对CPU来说，它可以在一个存取周期内连续访问四个模块。 各模块的读写过程将重叠进行，多模块交叉存储器是一种并行存储器结构。 下面作定量分析。 设模块字长等于数据总线 宽度，设模块存取一个字 的存储周期为T，总线传送 周期为r，存储器的交叉模 块数为m，为了实现流水线 方式存取应当满足：T=mr 成块传送可按r间隔流水方 式进行,也就是每经r时间 延迟后启动下一个模块。图3.31示出了m=4的流水线方式存取示意图。 m=T/r 称为交叉存取度。 交叉存储器要求其模块数必须大于或等于m 以保证启动某模块后经mr时间再次启动该模 块时，它的上次存取操作已经完成。 连续读取m个字所需的时间为:t1=T+(m-1)r 顺序方式存储器连续读取 m个字所需时间为t2=mT 从以定量分析可知，由于t1t2，交叉存储器的带 宽确实大大提高了。 3.二模块交叉存储器举例 下图，每个模块的容量为256K×32位，有8片256 K×4位的DRAM芯片组成。存储器的总容量为2MB（512K×32位）.数据总线宽度为32位,地址总线宽度为24位。 3.4.3 相联存储器 1.相联存储器的基本原理 相联存储器是按内容访问的存储器。 相联存储器 指其中任一存储项内容作为地址来存取的存储器 用来寻址存储器的子段叫做关键字，简称为键。 相联存储器的基本原理 把存储单元所存内容的某一部分作为检索项(关键字)，去检索该存储器，并将存储器中与该检索项符合的存储单元内容进行读出或写入。 (3)符合寄存器 符合寄存器用来存放按检索项内容检索存储体中与之符合的单元地址。 (4)比较线路 比较线路是把检索项和从存储体中读出的所有单元内容的相应位进行比较，如果有某个存储单元和检索符合，就把符合寄存器的相应位置“1”，表示该字已被检索。 (5)代码寄存器 代码寄存器用来存放存储体中读出的代码，或者存放向存储体中写入的代码。 (6)存储体 用高速半导体存储器构成,以求快速存取。 相联存储器作用 用于虚拟存储器中存放分段表、页表和快表； 在高速缓冲存储器中，相联存储器作为存放cache的行地址之用。 3.5 Cache存储器 3.5.1 Cache基本功能与原理 1. Cache的功能 解决CPU和主存之间速度不匹配采用的一项重要技术。 主存的缓冲存储器，由高速的SRAM组成。 2.Cache的基本原理 3.5.2 主存与cache的地址映射 地址映射: 为