第三章2数电.ppt

* 3.3 TTL 门电路 一、TTL 与非门 TTL : Transistor Transistor Logic 1、电路组成 A T1 T4 T5 VCC Y T2 R1 R2 R4 R3 D3 B 输入级 输出级 中间级 A B 钳位二极管 推拉式 输出 3.3 TTL 门电路 2、工作原理 （1）A、B 中至少有一个为低电平时, VIL = 0.3V 设 VA＝VIL＝ 0.3V A T1 T4 T5 VCC Y T2 R1 R2 R4 R3 D3 B VB1 ? 1V 截止 截止 ? 5V 导通 = VOH 输出高电平 3.3 TTL 门电路 （2）A、B 同时为高电平时, A T1 T4 T5 VCC Y T2 R1 R2 R4 R3 D3 B VIH = 3.6V 4.3V？ 2.1V 1.4V 2.1V 3.6V 1.4V T1 “倒置状态” 导通 导通 0.3V 1V 截止 = VOL 输出低电平 为什么要串入 D3 ？ 确保T5饱和导通时，T4可靠截止 3.3 TTL 门电路 3、主要外部特性 （1）电压传输特性 输出电压vO与输入电压vI的变化曲线 v vO vI v 测试电路 vI(v) vO(v) 0 VOH = 3.6V VOL = 0.3V VIL ‖ 0.3V VIH ‖ 3.6V VON VOFF Vth VNL VNH 3.3 TTL 门电路 （2）输入特性 ① 输入低电平电流 IIL VCC R1 T1 VI＝VIL IIL 转IIL物理意义 ② 输入短路电流 IIS VCC R1 T1 IIS 转 IIH IIL — 输入低电平时，流出 该输入端的电流， 74系列，IIL（max) = 1.6mA T4 T5 VCC R4 D3 T1 R1 VCC 驱动门的输出级 负载门的输入级 IIL的物理意义 截止 饱和 VOL VIL IIL 作为负载的门电路在输入低电平时，灌入前级驱动门输出端的电流。 3.3 TTL 门电路 物理意义 ③ 输入高电平电流 IIH VCC R1 T1 VI＝VIH IIH 3.3 TTL 门电路 IIH — 输入高电平时，流入 该输入端的电流， 74系列，IIH（max) = 40μA 物理意义 作为负载的门电路在输入高电平时，拉出前级驱动门输出端的电流。 IIH 的物理意义 导通 截止 VOH VIH T1 R1 VCC 驱动门的输出级 负载门的输入级 T4 T5 VCC R4 D3 R2 IIH 3.3 TTL 门电路 A、Ri 对TTL 与非门工作状态的影响 VCC R1 T1 R2 T2 Ri vi + - 为保证电路稳定工作在关态，必须满足：vi≤VOFF Ri 应小于 0.7kΩ ，若Ri 大于该值，即使接地，也不能保证输出高电平的幅度。 只要输入端经电阻Ri 接地，就总是低电平。 3.3 TTL 门电路 B、与非门多余输入端的处理 ① 接高电平或经上拉电阻接高电平 ② 与有用输入端并接 R 思考： ⅰ 或非门多余输入端应如何处理？ VCC R1 T1 vi TTL 门电路，悬空输入端相当于高电平 3.3 TTL 门电路 ⅱ 与或非门多余输入端应如何处理？ ③ 悬空 3.3 TTL 门电路 （3）输出特性 ① 输出低电平电流 IOL IOL — 输出低电平时，灌入 该输出端的电流， 74系列，IOL（max) = 16mA ② 输出高电平电流 IOH IOH — 输出高电平时，流出 该输出端的电流， 74系列，IOH（max) = 0.4 mA —— 灌电流 —— 拉电流 ③ 扇出系数 N 指一个门电路的输出端最多能带同类门的个数 （4）传输延迟特性 3.3 TTL 门电路 50％ VI VO 50％ tPHL tPLH 截止 延迟时间 导通 延迟时间 平均延迟时间 tpd — Propagation Delay Time tpd ＝ ?（ tPHL＋ tPLH ） A B AB C D CD TTL 推拉式输出电路结构的局限性 —— 输出端不能并联使用 3.3 TTL 门电路 四、集电极开路门（OC门） 1、为什么要设计 OC门？ 3.3 TTL 门电路 推拉式输出并联情况 T4 T5 VCC Y1 R4 G1 T4 T5 VCC Y2 R4 G2 = VOH = VOL 2、OC门的电路结构 T4 D3 R4 A B T5 T2 T1 VCC R1 R2 R3 Y A B L=AB 【问题】 如何使用OC门？ VCC’ RL T4 D3 R4 VCC 3.3 TTL 门电路 A B AB G1 C D CD G2 3、OC门的使用方法 ＝AB ?