简易逻辑分析仪的设计毕业论文.doc

简易逻辑分析仪的设计毕业论文 目录 目录 1 摘 要 2 Abstract 3 简易逻辑分析仪 4 第一章 绪论 4 1.1 选题的目的和意义 4 1.2 逻辑分析仪的基本组成原理 4 1．3 逻辑分析仪的主要技术指标及发展趋势 6 第二章 方案论证与比较 7 2.1 数字信号发生器模块 7 2.2 逻辑分析仪模块 8 第三章 信号发生器实现方案 11 3.1 硬件组成 11 3.2 软件组成 14 第四章 简易逻辑分析仪方案实现 15 4.1 结构组成 15 4.2 数据采集和存储部分 16 4.3 逻辑状态与波形显示部分 17 4.4 简易逻辑分析仪的软件流程 23 4.5 实时波形存储与上下翻页 25 第五章：操作说明 26 5.1 数字信号发生器操作方法 27 5.2 逻辑分析仪操作方法 27 第六章 附录 28 第七章 总结 42 致谢 43 第一章 绪论 选题的目的和意义 随着集成电路技术的发展和计算机的应用，数字系统的实现方法也经历了由分立元件、小规模、中规模到大规模、超大规模，直到今天的专用集成电路（ASIC）逻辑分析仪是一种类似于示波器的波形测试设备，它可以监测硬件电路工作时的逻辑电平（高或低），并加以存储,用图形的方式直观地表达出来，便于用户检测,分析电路设计(硬件设计和软件设计) 中的错误，逻辑分析仪是设计中不可缺少的设备，通过它，可以迅速地定位错误，解决问题，达到事半功倍的效果。逻辑分析仪是利用时钟从测试设备上采集和显示数字信号的仪器，最主要作用在于时序判定。由于逻辑分析仪不像示波器那样有许多电压等级，通常只显示两个电压（逻辑1和0），因此设定了参考电压后，逻辑分析仪将被测信号通过比较器进行判定，高于参考电压者为High,低于参考电压者为Low，在High与Low之间形成数字波形。 根据硬件设备设计上的差异，目前市面上逻辑分析仪大致上可分为独立式（或单机型）逻辑分析仪和需结合电脑的PC-based卡式虚拟逻辑分析仪。独立式逻辑分析仪是将所有的测试软件、运算管理元件以及整合在一台仪器之中；卡式虚拟逻辑分析仪则需要搭配电脑一起使用，显示屏也与主机分开。 信号检测模块主要用来提高输入阻抗，设置逻辑电平的门限电压。 1、方案一：采用比较器实现。手动调节门限电压，利用可调电阻器调节每路输入比较器的参考电压，从而改变门限电压。 2、方案二：采用比较器实现。利用D/A实现门限电压的调节，将D/A输出的电压作为比较器的参考电压，从而改变门限电压。 对于方案一，这种方法比较直接，但是实际调节起来却比较繁琐，而且在没有仪表指示的情况下很难做到准确调节；方案二能比较容易控制门限电压，且有四个D/A转换器集成的芯片LM339可以应用，接线也比较方便，所以选用方案二。 逻辑分析仪模块 要实现本题目的基本要求，主要实现数据采集存储和控制示波器显示的功能。其中数据采集功能要求可采集8路信号，存储深度选择为24位，数据量为24×8=24bytes,对于一般的单片机系统很容易实现。 对于显示功能，要求用示波器显示清晰稳定的8路数字波形，再包括额外的时间标线和触发点的显示，则共需要、9个通道。对于示波器来说，为了显示的波形清晰稳定，一般要求扫描的刷新频率ｆ＞25Hz。每显示一路信号，需要沿X轴扫描24个位，设定每个位需要显示10个点，则显示一个通道需要24×10个点。 同时显示9通道的数字波形，则共显示24×9=216个位，216×10个点。由此可知，扫描一个点所需的时间为：1秒/（25祯*24位*9通道*10点）=18.5微秒/点。对于采用12MHz晶振的单片机来说，仅能执行大约15条指令。如果数据采集存储和控制显示功能由同一单片机来实现，处理起来十分困难。即使是24兆的单片，也只能执行30条左右而已。因而若用单MCU来实现，则须用更高性能的单片来实现。因此只用一片普通51单片来实现是不现实的。 针对以上分析，提出以下方案： 1、方案一：采用高性能单CPU系统实现，比如32位的ARM芯片作为控制系统核心。该方案框图如图2.1： 图2.1 应用高性能CPU实现的系统框图 如果采用此方案，可以很好的解决同时采样和控制显示的功能，但是ARM系统设计调试复杂，且由于作者本人知识的局限性，不能很好的应用该方案实现系统设计，在此仅提出一种设想。所以不宜采用此方案。 2、方案二：针对分析中提出的问题，我们也可以采用两片普通51单片机来实现系统设计，一片51实现数据采集，存储；另一片51实现控制示波器实时显示功能，两片51之间采用串行通信来解决数据通信问题，这样的方案可以满足题目提出的设计要求。系统框图如图2.2： 图2.2 采用双单片机实现的系统框图 3、方案三：采用大规模FPGA来实现系统, 采用FPGA来实现相应功能，一般