第九节 控制单元的功能1.ppt

第９章 控制单元的功能 9.1 操作命令的分析 9.1 操作命令的分析 9.2 控制单元的功能 2. 采用 CPU 内部总线方式 例9.2　已知单总线计算机结构如图所示，其中M为主存，XR为变址寄存器，EAR为有效地址寄存器，LATCH为锁存器。图中各寄存器的输入和输出均受控制信号控制，如PCi表示PC的输入控制。设指令地址已存于PC中， 画出ADD　X，D（X为变址寄存器XR，D为形式地址） 和STA　＊D（＊表示相对寻址，D为相对位移量）两条指令的指令周期信息流程图，并列出相应的控制信号序列。 例9.3　设某机主频为8MHZ，每个机器周期平均包含有2个时钟周期，每条指令的指令周期平均为2.5个机器周期，试问该机的平均指令执行速度是多少MIPS？若机器主频不变，但每个机器周期平均包含4个时钟周期，每条指令的指令周期平均为5个机器周期，则该机的平均指令执行速度又是多少MIPS？由此可得出什么结论？ 小结 指令的各个周期中的微操作命令组成分析。 控制信号与多级时序系统。 时钟周期、机器周期、指令周期 作业　　　P393 3、5、6 五、多级时序系统实例分析 1. 8085 的组成 A15~A8 中断控制 AC(8) TR(8) FR(5) IR(8) IDAL（16） PC（16） SP（16） L（8） H（8） E（8） D（8） C（8） B（8） 指令译码 和 机器周期 编码 ALU 定时和控制 时钟 控制 状态 DMA 复位 ABR(8) ADBR(8) 8位内部数据总线 I/O控制 INTA INTR SID SOD CLK Ready RD WR ALE IO/M HLDA Reset out AD7~AD0 2. 8085 的外部引脚 (1) 地址和数据信号 (2) 定时和控制信号 (3) 存储器和 I/O 初始化 A15~A8 AD7~AD0 SID SOD 入 X1 X2 入 HOLD Ready 出 HLDA 出 CLK ALE S0 S1 IO/M RD WR 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 X1 X2 Reset out SOD SID Trap RST7.5 RST6.5 RST5.5 INTA AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 VSS INTR VCC HOLD HLDA CLK(out) Rsest in Ready IO/M S1 RD WR ALE S0 A15 A14 A13 A12 A11 A10 A9 A8 (4) 与中断有关的信号 (5) CPU 初始化 (6) 电源和地 出 INTA Trap 重新启动中断 入 INTR 入 Reset in 出 Reset out VCC +5 V VSS 地 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 X1 X2 Reset out SOD SID Trap RST7.5 RST6.5 RST5.5 INTA AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 VSS INTR VCC HOLD HLDA CLK(out) Rsest in Ready IO/M S1 RD WR ALE S0 A15 A14 A13 A12 A11 A10 A9 A8 3. 机器周期和节拍（状态）与控制信号的关系 T1 T2 T3 T4 T1 T2 T3 T1 T2 T3 M1 M2 M3 PC out PC+1 Ins IR X PC out PC+1 By Z Z out A Port IO PORT ACC byte PCL Instr PCL PCH PCH IO PORT 3MHZ CLK A15~A8 AD7~AD0 ALE RD WR IO/M 每个 控制 信号在 指定机器周期 的 指定节拍 T 时刻 发出 机器周期 M1 取指令操作码 机器周期 M2 取设备地址 机器周期 M3 执行 ACC 的内容写入设备 以一条输出指令（I/O 写）为例 * * 9.1 操作命令的分析 9.2