- 1、本文档共96页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第四章 ZPW-2000系列自动闭塞 第一节 ZPW-2000系列自动闭塞概述 一、UM71型自动闭塞存在的问题 1、安全方面 (1)调谐区无断轨检查功能 (2)调谐区分路死区长 (3)调谐单元断线得不到检查 (4)接收设备对7~34Hz范围内非18种标准信号以外的频率无防护能力 (5)对拍频信号,无防护能力。 第二节 ZPW-2000A型自动闭塞 一、 ZPW-2000A型自动闭塞概述 ZPW-2000A型无绝缘移频自动闭塞是在法国UM71无绝缘轨道电路技术引进、国产化基础上,结合国情进行的技术再开发。 较之UM71,ZPW-2000A型无绝缘移频自动闭塞在轨道电路传输安全性、传输长度、系统可靠性、可维修性以及结合国情提高技术性能价格比、降低工程造价上都有了显著提高。 二、 ZPW-2000A型自动闭塞电路原理 1、谐振式无绝缘轨道电路构成和原理 组成:室内发送器 、.接收器 、轨道电路 。室外调谐单元、空芯线圈、匹配变压器补偿电容。 ①衰耗盘作用 1、对主轨道电路的接收端输入电平调整。 2、对小轨道电路正反向的调整。 3、给出有关发送、接收用电源电压、发送功出电压、轨道输入输出GJ,XGJ测试条件。 4、给出发送、接收故障报警和轨道占用指示灯等。 5、在“N+1”冗余运用中实现接收器故障转换时主轨道继电器和小轨道继电器的落下延时。 ②衰耗盘电路原理说明 衰耗盘内设有衰耗调整电路与工作指示灯及报警电路。衰耗调整电路用于对主轨道电路的接收端输入电平以及小轨道电路正反向的调整。工作指示灯及报警电路用于给出发送、接收故障报警和轨道占用指示灯等。同时在衰耗盘内还设有相应测试端,以便给出有关发送、接收用电源电压、发送功出电压、轨道输入输出GJ,XGJ测试条件。 图2-6 衰耗盘原理 主轨道输入电路 主轨道信号V1、V2自C1、C2变压器B2输入,B2变压器阻抗约为36~55Ω(1700~2600Hz),以稳定接收器输入阻抗,该阻抗选择较低,利于抗干扰。 变压器B2其匝比为116:(1~146)。次级通过变压器抽头连接,可构成1~146共146级变化。 匹配变压器原理图 ⑤补偿电容 根据通道参数并兼顾低道碴电阻道床传输,选择电容器容量。 使传输通道趋于阻性,保证轨道电路具有良好传输性能。 ⑥传输电缆 采用SPT型铁路信号数字电缆,线径为Φ1.0mm,总长10km,调谐区设备与钢轨引接线采用3700mm、2000mm钢包铜引接线各两根构成。用于调谐单元、空芯线圈、机械绝缘节空芯线圈等设备与钢轨间的连接。 3、室内 设备 (1)移频柜 一个区间移频柜含10套设备。 型号规格: ZPW · G-2000A 外形尺寸: 900X400X2350mm 重量:约200Kg (2)综合柜 安装站防雷和电缆模拟网络、各种防雷组合单元、站内隔离器托架和继电器组合。 (3)发送器 ①作用:用于产生高稳定高精度的移频信号源,采用微电子器件构成。 ② 发送器的基本原理 该设备中,考虑了同一载频、同一低频控制条件下,双CPU电路。同一载频编码条件,低频编码条件源,以反码形式分别送入两套微处理器CPU中,其中CPU1产生包括低频控制信号Fc的移频信号。移频键控信号FSK分别送至CPU1、CPU2进行频率检测。检测结果符合规定后,即产生控制输出信号,经“控制与门”使“FSK”信号送至滤波环节,实现方波——正弦波变换。功放输出的FSK信号送至两CPU进行功出电压检测。 两CPU对FSK信号的低频、载频和幅度特征检测符合要求后发送报警继电器励磁,并使经过功放的FSK信号输出。当发送输出端短路时,经检测使“控制与门”有10S的关闭(装死或休眠保护)。 为实现双CPU的自检、互检,两组CPU及一组用于产生FSK移频信号的可编程控制器各自采用了独立的石英晶体源。设备考虑了对移频载频、低频及幅度三个特征的检测。两组CPU对检测结果符合要求时,以动态信号输出通过“安全与门”控制执行环节——发送报警继电器(FBJ)将信号输出。系统采用N+1冗余设计。故障时,通过FBJ接点转至“+1”FS。 ③发送器的主要电路环节 (1)采用动态检测读取方式,确保故障安全:电路设有读取光耦和控制光耦。24V电源通过继电器编码条件,送至读取光耦和控制光耦电路,产生方波信号,实现低频和载频编码条件读取。 编码条件读取电路 (2)微处理器、可编程逻辑器件 采用双CPU、双软件、双套检测电路、闭环检查。CPU采用80C196,CPU1控制产生移频信号。 CPU1、CPU2同时对输出移频信号的低频、载频及幅度特征的检测。 FPGA可编程逻辑器件,构成移频信号发生器,并行I/O
文档评论(0)