DSP第5章-F28335-概述.pptVIP

5.2.2 引脚信号说明 5.2.2 引脚信号说明 5.2.2 引脚信号说明 5.2.2 引脚信号说明 5.2.2 引脚信号说明 5.2.2 引脚信号说明 5.2.2 引脚信号说明 5.4 代码安全模块（CSM） 5.4.3 CSM的使用 工程开发阶段，一般不使用CSM 开发出可靠代码后，才使用CSM 在Flash中烧写代码前，采用密码对芯片进行保护 之后，通过JTAG或运行片内外存储器对安全存储器调试，需输入正确密码 F28335（C28x+FPU）属TMS320C2000TMDSC。32位定点+IEEE754的32位单精度浮点单元，支持C/C++，快速中断响应与处理。 哈佛总线 外设总线：支持3种。外设1支持16/32位访问；外设2支持16位访问；外设1支持DMA和16/32位访问； 实时在线仿真：IEEE1149.1 JTAG接口，可在系统运行、代码执行或中断时观察内存、外设和寄存器的变化。 Flash，256K×16位 M0、M1 SARAM 5.5 总结 L0-L7 SARAMS Boot ROM：见右图 安全性：可烧写128位密码到flash，保护flash/OTP/L0/L1/L2/L3的内容，防止非法用户经JTAG口查看存储器内容，避免程序被反编译 5.5 总结 外设中断扩展模块：最多支持96个不同的中断，58个是外设中断，分12组（每组8个），分别映射到CPU内核级的12条中断线上（INT1-INT12） 外部中断(XINT1-XINT7,XNMI) 振荡器和PLL 看门狗 外设时钟。每个外设时钟的使能或禁止均可由软件设置 5.5 总结 低功耗模式。三种，IDLE、STANDBY、HALT 5.5 总结 低功耗模式。三种，IDLE、STANDBY、HALT 5.5 总结 外设帧0、1、2、3（PFn）。PF0：PIE、Flash、XINTF、DMA、Timers、CSM、ADC；PF1：eCAN、GPIO、ePWM、eCAP、eQEP;PF2:SYS、SCI、SPI、ADC、I2C、XINT；PF3：McBSP.外设帧的寄存器映射如下图所示。 5.5 总结 外设帧的寄存器映射如下图所示。 5.5 总结 外设帧的寄存器映射如下图所示。 5.5 总结 5.6 F28335与F2812的比较 5.6 F28335与F2812的比较 * * * * * * * * * * * * * * * * * * * * 第五章 TMS320F28335 DSP概述 TMS320F28335 DSP具有150MHz的高速处理能力，具备32位浮点处理单元，6个DMA通道支持ADC、McBSP和EMIF，有多达18路的PWM输出，其中有6 路为TI特有的更高精度的PWM输出(HRPWM)，12位16通道ADC。与前代DSP相比，平均性能提升50%，并与定点C28x控制器软件兼容。 得益于F28335浮点运算单元，从而简化软件开发，缩短开发周期，降低开发成本。 5.1 F28335的性能 高性能静态CMOS技术：主频150MHZ，指令周期6.67ns;低功 耗设计，1.9V/1.8V内核电压，3.3VI/O引脚电压;Flash编程电压为3.3V 高性能32位CPU：IEEE-754单精度浮点运算单元（FPU）； 16*16和 32*32介质访问控制（MAC）运算；16*16双MAC；哈佛总线架构；快速中断响应和处理能力;统一存储器编程模型和高效代码（使用C/C++ 和汇编语言）。 6通道DMA处理器(用于ADC，McBSP，ePWM，XINTF，SARAM) 5.1 F28335的性能 16位或32位外部接口（XINTF）：可处理超过2M*16位地址范围 片内存储器：最多达256K × 16位的Flash存储器；34K × 16位的单周期访问RAM（SARAM）;1K × 16位一次性可编程（OTP ）ROM 引导（BOOT）ROM（8K X 16）：支持软件引导模式（通过SCI、SPI、CAN、McBSP、XINTF和并行I/O),支持标准数学表 时钟和系统控制：支持动态锁相环（PLL）比率系数；片载振荡器；安全装置定时器模块 5.1 F28335的性能 GPIO 0-GPIO 63引脚可以连接到8个外部内核中断其中的一个 可支持全部58个外设中断的外设中断扩展（PIE）块 128位安全密钥/锁：保护flash/OTP/RAM模块，防止逆向工程 增强型控制外设：多达18个PWM输出；高达6个支持150ps微边界定位（MEP）分辨率的高分辨率脉宽调制器（HRPWM）输出；高达6个事件捕捉输入；多达2个正交编码器接口；高达8个32位定时器（6个eCAP和2个eQEP)； 3个32位CPU定时