上海工程技术大学微机原理与接口技术yp 第5章 存储器原理与接口教程.ppt

2006/01 信息学院计算机系统研究所 第5章 存储器原理与接口 主 要 内 容 存储器分类 多层存储结构 主存储器和存储控制 8086系统的存储器组织 存储器接口举例 读写存储器RAM PC机启动过程： 由BIOS（ROM）中的程序进行系统初始化和自检 由BIOS中的引导程序将操作系统程序从外存中调入内存（RAM）。 进入操作系统界面，然后由操作者将应用程序调入内存运行。 EPROM 顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息 一般使用专门的编程器（烧写器）进行编程 编程后，应该贴上不透光封条 出厂未编程前，每个基本存储单元都是信息1 编程就是将某些单元写入信息0 应用需要：存取速度快、存储容量大、价格/位低。但由于技术的或经济的方面原因，存储器的这些特性往往是相互矛盾、相互制约的。用一种存储器很难同时满足这些要求。 为了发挥各种不同类型存储器的长处，避开其弱点，应该把他们合理地组织起来，这就出现了存储系统层次结构的概念。 金字塔结构： 可将整个存储系统看成三级： 高速缓存 主存（内存） 外存（辅存） 也可看成两个二级系统： ①高速缓存－主存（一级） ②主存－外存（一级） 请注意： 这两个二级存储系统各自的基本功能是不相同的； 前者：提高CPU访问存储器的速度； 后者：弥补主存容量的不足。 注意 除采用磁、光原理的辅存外，其它存储器主要都是采用半导体存储器 本章介绍采用半导体存储器及其组成主存的方法 存储容量与地址、数据线个数有关： 芯片的存储容量＝2N×M N：芯片的地址线根数 M：芯片的数据线根数 计算:有N根地址线，存储器容量为 2、主存储器的基本操作 主存储器的基本操作就是指CPU对主存储器的一次访问：读或写，非读即写，也称存取。 存储器与CPU连接主要是地址总线、数据总线和控制线的连接。 存储容量与地址、数据线个数有关： 芯片的存储容量＝2N×M N：芯片的地址线根数 M：芯片的数据线根数 下图为MOS六管静态存储元电路图: 触发器概念 触发器是能够实现记忆功能的元件，各种时序电路通常都是由触发器构成。 触发器具有两个稳定状态，有一个或两个输出端，接通电源后两个输出端就有相异的状态，而且当输入端加上触发信号时，输出会发生反转，故称为触发器。触发信号取消后，触发器保持原状态不变，直到重新输入触发信号时发生变化，具有记忆功能，可构成计数器、寄存器和存储器。 静态RAM SRAM的基本存储单元是触发器电路 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵 SRAM一般采用“字结构”存储矩阵： 每个存储单元存放多位（4、8、16等） 每个存储单元具有一个地址 动态RAM DRAM的基本存储单元是单个场效应管MOS及其极间电容 必须配备“读出再生放大电路”进行刷新 每次同时对一行的存储单元进行刷新 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵 DRAM一般采用“位结构”存储体： 每个存储单元存放一位 需要8个存储芯片构成一个字节单元 每个字节存储单元具有一个地址 地址译码电路 单译码结构 双译码结构 双译码可简化芯片设计 主要采用的译码结构 3、接口设计一些问题 存储芯片与CPU总线的连接，还要考虑具体问题： CPU的总线负载能力 CPU能否带动总线上包括存储器在内的连接器件 CPU总线时序和存储芯片的存取速度配合 CPU能否与存储器的存取速度相配合 存储器地址分配和片选问题 总线驱动 CPU的总线驱动能力有限 单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等来加以锁存和驱动 双向传送的数据总线，可以采用三态双向驱动器来加以驱动 时序配合 分析存储器的存取速度是否满足CPU总线时序的要求 如果不能满足： 考虑更换芯片 总线周期中插入等待状态TW 27系列EPROM 2716 2732 8位 外形 顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息 一般使用专门的编程器（烧写器）进行编程 编程后，应该贴上不透光封条 出厂未编程前，每个基本存储单元都是信息1 编程就是将某些单元写入信息0 设计64KBROM的地址范围 操作举例 MOV BX，0000H MOV DS，BX ；CPU执行如下指令，ROM的过程？ MOV AX，[0000] 61、62系列SRAM 6116（2K×8） 6264（8K×8）