计算机组成原理设计研究报告.doc

计算机组成原理 课程设计 报告书 课程设计课题表现 报告成绩 总成绩 A( ) B( ) C( ) 班 级： 114030701 组 员： 组 员： 指导教师： 刘小洋 设计时间： 2016.6 计算机科学与工程学院 计算机组成原理实验室 设计目的、 综合运用所学计算机组成原理知识，设计并实现较为完整的计算机。 设计一台带中断处理能力的模型机。该模型机具备有类X86的中断功能，当外部中断请求有效，CPU允许中断，且在一条指令执行完时，CPU将响应中断。该模型机的指令系统如下。 助记符号 指令格式 指令功能 MOV RD,RS ADD RD,RS AND RD,RS CLI PUSH RS POP RD IRET 0000 RS RD 0001 RS RD 0010 RS RD 0011 **** 0100 **** 0101 RS** 0110 **RD 0111 **** RS → RD RD + RS→ RD RD ∧RS→ RD CPU开中断 CPU关中断 RS-堆栈 堆栈-RD 中断返回 LAD M D,RD STA M D,RS JMP M D BZC M D 1100 M RD D 1101 M RD D 1110 M ** D 1111 M ** D E→RD RD→E E→PC 当FC或FZ=1时, EPC IN RD,P OUT P,RS 1000 ** RD P 1001 RS ** P [P] → RD RS →[P] 其中，D 为，RS 为源寄存器，RD 为目的寄存器，并规定： RS 或 RD 选定的寄存器 00 01 10 11 R0 R1 R2 R3 寻址模式 M 有效地址 E 说 明 00 01 10 11 E=D E =（D） E =（RI）+ D E =（PC）+ D 直接寻址 间接寻址 RI 变址寻址 相对寻址 本模型机的数据通路框图如图 -2 所示。 图 -2 数据通路框图 和前面的实验相比，复杂模型机实验指令多，寻址方式多，只用一种测试已不能满足设计要求，为此指令译码电路需要重新设计。 如图 -3 所示在 IR 单元的 INS_DEC 中实现。 图 -3 指令译码原理图 本实验中要用到四个通用寄存器 R3…R0，而对寄存器的选择是通过指令的低四位，为此还得设计一个寄存器译码电路，在 IR 单元的 REG_DEC（GAL16V8）中实现，如图 -4 所示。 图 -4 寄存器译码原理图 根据机器指令系统要求，设计微程序流程图及确定微地址，如图 -5 所示。 按照系统建议的微指令格式，见表 -7，参照微指令流程图，将每条微指令代码化，译成二进制代码表，见表 -8，并将二进制代码表转换为联机操作时的十六进制格式文件。 23 22 21 20 19 18-15 14-12 11-9 8-6 5-0 M23 CN WR RD IOM S3-S0 A字段 B字段 C字段 UA5-UA0 A字段B字段C字段 8 7 6 选择 0 0 0 NOP 0 0 1 P1 0 1 0 P2 0 1 1 P3 1 0 0 P4 1 0 1 LDPC 1 1 0 STI 1 1 1 CLI 14 13 12 选择 0 0 0 NOP 0 0 1 LDA 0 1 0 LDB 0 1 1 LDRi 1 0 0 LDSP 1 0 1 LOAD 1 1 0 LDAR 1 1 1 LDIR 11 10 9 选择 0 0 0 NOP 0 0 1 ALU_B 0 1 0 RS_B 0 1 1 RD_B 1 0 0 RI_B 1 0 1 SP_B 1 1 0 PC_B 1 1 1 保留 地址 十六进制表示 高五位 S3-S0 A 字段 B 字段 C 字段 UA5-UA0 00 00 00 01 00000 0000 000 000 000 000001 01 00 6D 43 00000 0000 110 110 101 000011 03 10 70 70 00010 0000 111 000 001 110000 1B 00261C 1B 00261C 0000 010 011 000 011100 1C 04B201 1C 04B201 00000 1001 011 001 000 000001 31 00161A 31 00161A 00000 0000 001 011 000 011010 32 00161D 3