数电讲义共8章.ppt

6. 4. 1 PLA（Programmable Logic Array） 基本结构类似与 ROM，但它的“与”阵列是可编程的; “与”阵列不是全 译码方式而是部分 译码方式，它只产 生函数所需要的乘 积项; ?“或”阵 列也是可编程的， ? 在 PLA 的输出端 产生的逻辑函数 是简化的“与或” 表达式。 3 ? 6 ? 3 规格 6. 4. 2 PAL (Programmable Array Logic) ? PAL是在 ROM 和 PLA基础上发展起来的, 它与ROM 和 PLA一样都采用“阵 列逻辑”技术; 它包含一个可编 程的与阵列和一个 固定的或阵列, 采 用“可熔连接”; §6.4.3 GAL 器件结构及特点 (可编程的与阵列和一个固定的或阵列) ? 特点 1. 具有电可擦除工艺, 可重新配制逻辑, 可重新组态各可编程单元。用户可随时修改设计方案, 提供了灵活方便的设计手段。 2 低功耗，存取速度快（15~25ns）。 3 具有输出逻辑宏单元（OLMC），保证了对各种类型的复杂逻辑设计的可变性和灵活性。 4 具有高编程功能，1秒钟内可完成全部芯片的编程，芯片重新编程的次数大于100次。 5 具有加密单元，可防止复制。 6 具有电子标签可以作为识别标志。 7 数据保存可超过 20 年。 ? GAL结构 GAL16V8：20脚 2~ 9 脚 输入端 8 个输出宏单元 （12~ 19脚） 1 脚为系统时钟 端 11 脚 为输出三态控制端 10 脚为公共地 20 脚为直流电源 （+5V） 有 32列 ? 64行的“与”阵列，相当于有2048个可编程单元。 输出宏单元结构 包括“与”门、“或”门、“异或”门、D 触发器、2个2 选1、2个 4 选 1 数据选择器、输出缓冲器等。 第六章 作业 6. 9 6. 15 6. 16 补充题：用4 ?2 位 RAM 构成 8 ? 4 位 RAM. （1）需要几个4 ?2 位 RAM （2）画出扩展电路图 6. 9 画出16字×1位RAM的双地址结构图。 4 ×4 存储矩阵 行地址译码器 列地址译码器 I/O R/W A0 A1 A2 A3 6.15 用实现 ROM下列逻辑函数： W0 W1 W2 W3 W4 W5 W6 W7 L1 L2 地址译码器 A B C 6.16 回答下列问题： 1. 基本单元数 32768，4096 字RAM (1) 数据线 数：K= 32768/4096 = 8 （位） (2)地址线数： n=ln4096/ln2=12 2. 基本单元数 16384，4096 字RAM (1) 地址线数： n=ln4096/ln2=12 (2)数据线 数：K= 16384/4096 = 4 （位） 3. 256 ×4 RAM (1) 有基本存储单元 : 256 ×4=1024 (2)该每次访问多基本存储单元数 : 4 (3) 地址线数： n=ln256/ln2=8 第六章 大规模集成电路 从应用角度 LSI 分为 通用型和专用型。 从工艺角度LSI 分为 TTL和 MOS 两类。 存储器按工作方式分为顺序存取存储器（SAM），随机存取存储器（RAM），只读存储器（ROM）三种。 6 . 1 顺序存取存储器（SAM） SAM--Sequential Access Memory. 大规模集成存储器的存储单元采用动态MOS存储单元。 6. 1. 1 动态MOS寄存器 1. 动态MOS存储单元 利用MOS管的栅极电容暂存信息。 需定期给栅极电容充电或放电（刷新），以免信号丢失。 2. 动态CMOS移位寄存器 6.1 .2 SAM的结构及工作原理 1 FIFO 型 SAM 串入串出 完成一次操作时间 T= nTC n字 ? m位 FIFO型SAM 2 FILO 型 SAM 6 . 2 随机存取存储器 (RAM--Random Access Memory)