基带成形滤波器的FPGA实现.pdf

国讥技寡2001年第5期 研究与开发 文章编号：1001—893X(2001)05—0043—04 基带成形滤波器的FPGA实现。 王建新1，蒋立平1，吉训生1，陈小梅2 (1．南京理工大学，江苏南京210094；2．江苏海安县电子仪器厂，江苏海安226600) 【摘要】针对数字化基带成形滤波的信号处理特点，将截短的基带波形进行二维分解，得到成形滤波 器的多相结构。通过对多相结构的分析，给出了一种较为精简实用的基于滤波器系数查询表模式的 FPGA实现结构，该结构具有实现简单、占用资源少等特点。仿真结果表明，该结构完全可以达到实 际应用的要求。 关键词：通信；基带成形；多相滤波；现场可编程门阵列 文献标识码：A 中图分类号：TN713；TN76 一、引 言 二、基带成形滤波器的实现原理 在现代无线电通信中，由于基带信号的频谱范 在实际的数字传输系统中，收发两端为了达到 围都比较宽，为了有效利用信道，在信号传输出去之 最小的误码率，一般采用平方根升余弦滤波器。其 前，都要对信号进行频谱压缩，使其在消除码间干扰 和达到最佳检测的前提下，大大提高频谱的利用率。 为发送滤波器和接收滤波器的系统函数： 由于数字技术的发展，基带信号的频谱成形，可 h，(t)=h。(f) 以通过数字方法进行。一般的方法有查询表法…和 cos(1+口)]} 仃{T2sinE2rrtfo(1一口)]+4口n 滤波器法拉1。查询表法是预先将所有可￡：。．茂形后 一 m(r一16t20t2) 的基带波形的样本值存储起来，根据输入数据序列， (1) 从存储器中输出相应的波形，这种方法实现简单， 式中d为滚降系数，且0≤a≤1； 但所需的存储单元较多，特别是输入信号采用多进 fN=1／2T为奈奎斯特频率； 制电平时，存储容量就更大。滤波器法是根据输入 T为码元周期。 的数据序列，通过时域卷积法或变换域法(即F盯一 设{X。}为输入的符号序列，它可以表示为 IF盯法)来实时地计算出对应的输出信号波形。 ^尊 其实，我们可以只对滤波器冲击响应的采样点 戈；(t)：∑戈。艿(t—nT) (2) n=一∞ 进行存储和查询，然后再进行简单的补码加法运算， 该信号由时间间隔为T的一系列单位冲击响应 就可以得到输出结果，这样，查询表的容量就降低 组成，通过冲击响应为h(t)的时间连续的成形发送 了，滤波器中常见的乘法器也可以省去，实现滤波器 滤波器以后，输出的模拟信号为 所需的硬件资源也大为减少。 Y。(t)=戈；(t)*hr(t) 本文先在滤波器冲击响应二维分解的基础上描 =∑戈。8(t—nr)*hr(t) 述了基带成形滤波器的实现原理，然后介绍了基带 成形滤波器的FPGA实现方法，最后给出了仿真结 +∞ 果。 =∑省。h，(≠一nr) (3) *