ARM9中断系统简介及编程.pptVIP

中断异常基本概念 中断异常基本概念 异常处理时的内存映像图 中断系统体系的三层模型 Arm9的异常中断、中断向量表、中断处理、中断引起的工作模式的改变、中断的作用。 S3C2440的中断系统 S3C2440的处理器中断 S3C2440的中断控制逻辑如图1所示，S3C2440可以处理多达60个中断源的中断请求。这些中断源可以是来自片内外设的的中断，比如DMA、UART和I2C等；也可以来自处理器的外部中断输入引脚。在这些中断源中，有如下11个中断源通过分支中断控制器来申请使用中断： INT_ADC A/D转换中断； INT_TC 触摸屏中断； INT_ERR2 UART2收发错误中断； INT_TXD2 UART2发送中断； INT_RXD2 UART2接收中断； INT_ERR1 UART1收发错误中断； INT_TXD1 UART1发送中断； INT_RXD1 UART1接收中断； INT_ERR0 UART0收发错误中断； INT_TXD0 UART0发送中断； INT_RXD0 UART0接收中断。 片内外设UARTn中断和外部中断输入EINTn是逻辑“或”的关系，它们共用一根中断请求线。 中断控制逻辑（interrupt controller logic）的任务是在片内外围和外部中断源组成的多重中断发生时，选择其中一个中断，通过FIQ (快速中断请求）或IRQ（通用中断请求）向CPU内核发出中断请求。 实际上最初CPU内核只有FIQ和IRQ两种中断，其他中断都是各个芯片厂家在设计芯片时，通过加入一个中断控制器来扩展定义的。这些中断根据中断优先级的高低来进行处理，更符合实际应用系统中要求提供多个中断源的要求。例如，如果定义所有的中断源为IRQ中断（通过中断模式寄存器设置），并且同时有10个中断发出请求，那么这时可以通过读中断优先级寄存器来确定哪一个中断被优先执行。 当多重中断源请求中断时，硬件优先级逻辑会判断哪一个中断将被执行；同时，硬件逻辑将会执行位于0x18（或0x1C）地址处的指令，再由软件编程识别各个中断源，然后再根据中断源跳转到相应的中断处理程序。 中断控制 程序状态寄存器的F位和I位 如果CPSR（程序状态寄存器）的F位被设置为1，那么CPU将不接受来自中断控制器的FIQ（快速中断请求）；如果CPSR程序状态寄存器的I位被设置为1，那么CPU将不接受来自中断控制器的IRQ（通用中断请求）。因此，为了使能FIQ和IRQ，必须先将CPSR程序状态寄存器的F位和I位清零，并且中断屏蔽寄存器INTMSK中相应的位也要清零。 在使用C语言编写控制程序时，CPSR在程序中是不可见的。F位和I位清零可由中断屏蔽寄存器INTMSK中相应的位清零自动完成。 中断模式（INTMOD） S3C2440提供了两种中断模式，即FIQ（快速）模式和IRQ（通用）模式。所有的中断源在中断请求时都要确定使用那一种中断模式。INTMOD相应位为0，选通用中断模式；INTMOD相应位为1，选快速中断模式。上电或复位时INTMOD相应位为0，默认选通用中断模式。 中断挂起寄存器（INTPND）和中断源挂起寄存器 （SRCPND） S3C2440有两个中断挂起寄存器：中断源挂起寄存器（SRCPND）和中断挂起寄存器（INTPND）。这两个寄存器用于指示对应的中断源和中断是否被激活。当中断源请求中断时，SRCPND寄存器的相应位被置1；当中断被激活时，INTPND寄存器的相应位被置1。 如果屏蔽位被设置为1，则相应的SRCPND位会被置1，而INTPND寄存器不会有变化；如果INTPND被置位，只要标志I或标志F被清零，就会执行相应的中断服务子程序。在中断服务子程序中要先向SRCPND中的相应位写1来清除挂起状态，再用同样的方法来清除INTPND相应位的挂起状态。 中断屏蔽寄存器（INTMSK） 当INTMSK寄存器的相应位（屏蔽位）为1时，对应的中断被禁止；当INTMSK寄存器的屏蔽位为0时，则相应的中断正常实行。如果一个中断的屏蔽位为1，则该中断请求不被受理。 中断优先寄存器 (PRIORITY) 上面已介绍过，S3C2440共有60个中断源，有26个中断控制器，外部中断EXTIN8~23共用一个中断控制器，外部中断EXTIN4~7共用一个中断控制器，9个UART中断分成3组，共用3个中断控制器，ADC和触摸屏共用一个中断控制器。中断的优先级是由主组号和从ID号的级别控制，具体见表4-1。 中断优先级设置模块如图所示： 从上图可以看出，中断优先级产生模块共有7个中断仲裁器（AIRBITER0~AIRBITER6），每个中断仲裁器是否使能由寄存器P