基于FPGA的HDB3编码器设计与仿真.pdfVIP

学兔兔 基于FPGA的HDB3编码器设计与仿真 沈嫒媛．等 基于FPGA的HDB3编码器设计与仿真 Design and simulation of the HDB3 Encoder based on FPGA 沈媛媛 粱 浩 (长江大学电信学院，湖北荆州 434023) [摘要] 通常由信源发出的数字基带信号含有较多的低频分量，甚至带有直流分量，这些信号由于 易产生码间干扰进而直接影响传输的可靠性，所以一般不宜直接用于传输。HDB3码 (三阶高密度双极性 码)是基带传输码型之一，其具有编码规则简单、无直流分量、低频分量少、连0数不超过3个、提取同 步方便等优点，有利于信号的恢复和检验。提出HDB3码的编码算法思想，并利用FPGA软件仿真实现了 HDB3编码。 [关键词] HDB3；编码器；FPGA [中图分类号] P631．4 [文献标识码] A 2)检查AMI码中的连0情况，若没有4个或4 引言 个以上的连0串时，则保持AMI的形式不变；若出 随着数字通信的迅速发展，人们先后提出各 现4个或4个以上的连0串时，则将1后的第4个0 种适合线路传输的码型，如 CMI码、AMI码、 变为与前一非0符号 (+1或一1)同极性的符号， MILLER码、HDB3码等。其中HDB3码因具有无 用V表示 (+1记为+V，一1记为一V)； 直流成分、低频成分和连0个数最多不超过3个等 3)检查相邻V符号间的非O符号的个数是否 明显优点，具有时钟恢复和更好的抗干扰性能， 为偶数，若为偶数，则再将当前的V符号的前一 这使它更适合于长距离信道传输。HDB3码具有较 非0符号后的第1个0变为+B或一B符号，且B 强的检错能力，同时HDB3码方便提取位定时信 的极性与前一非0符号的极性相反，并使后面的非 息，对定时信号的恢复十分有利，是基带电信设 0符号从V符号开始交替变化。 备之间进行基带传输的主要码型之一。 HDB3编码举例如表1所示。 FPGA(现场可编程门阵列)作为一种新兴的 表1 I-IDB3编码举例 可编程逻辑器件，不仅具有成本低、可靠性高、 代码 l 0 1 l O 0 0 0 O 1 1 0 0 0 0 O 1 开发周期短、可重复编程等优点，而且能将编解 HDB3 +1 O 一1 +1 0 O 0 +V O 一1 +1 ～B 0 O —V 0 +1 - L ● 码电路集成在一片芯片上，具有较高的集成度， 2 HDB3编码器的设计原理 能够在不大改动系统平台的情况下具有改变系统 特性和行为的灵活性，因而能完成对实时信号的 当输入遇到4连 ‘0’时，按编码规则，须以 处理。 O00V或者 BOOV代替。因此需要先有一个4连 ‘0’检出模块_2 J。该模块检出4连 ‘0’时，产生 1 HDB3码的编码规则