信号反射问题解决方法.pdfVIP

为大家介绍一下高速信号的反射问题和解决方案: 信号沿传输线向前传播时，每时每刻都会感受到一个瞬态阻抗，这个阻抗可 能是传输线本身的，也可能是中途或末端其他元件的。如果信号感受到的阻抗是 恒定的，那么他就会正常向前传播，只要感受到的阻抗发生变化，信号就会发生 反射。 信号发生反射的原因是源端与负载端的阻抗不匹配引起的，因此要进行阻 抗匹配来解决反射问题， 反射系数公式为： ρ为反射系数，Z1 为信号最初所在区域的瞬时阻抗，Z2 为信号进入另一 区域的瞬时阻抗。 解决信号反射的方法有一下几种方法: 一、 串联终端匹配: 示意图如下图 （1）所示： 图（1） 在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间 串接一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，抑制从负载端 反射回来的信号发生再次反射。所以当R 的电阻值等于Z0 时反射信号完全被电阻 吸收 （假设理想的驱动器的输出阻抗为零）。 这种匹配方法简单在源端只需加入一个电阻原件，相对于其他匹配方法来说 匹配电阻的功耗是最小的，不会给驱动器带来额外的直流电流，也不会给信号和 地直接引入额外的阻抗，成本低，也节省电路板上的空间。CPU 作为输出信号时 防止反射信号就用串联终端匹配，USB 信号也采用这种方法做阻抗匹配。 二、并联终端匹配 在信号源端阻抗很小的情况下，通过增加并联电阻使负载端输入阻抗与传输 线的特征阻抗相匹配，达到消除负载端反射的目的。实现形式分为单电阻和双电 阻两种形式。 1、单电阻并联端接： 在芯片的输入阻抗很高的情况下，对单电阻形式来说，负载端的并联电 阻值必须与传输线的特征阻抗相近或相等。其连接方式如图2 所示： 图2 这样设计的缺点是会带来直流损耗，匹配电阻接地会使信号的下降沿下降过 快，会影响信号的占空比。由于一般芯片的的输入阻抗很高，所以为了达到阻抗 匹配需使匹配电阻阻抗和传输线阻抗相接近，即阻抗不会太大，所以电流驱动能 力需要很强。由于典型的TTL 或CMOS 电路的驱动能力很小，这种单电阻的并联 匹配方式很少出现在这些电路中。 2、 双电阻并联型（戴维南并行接法）： 综合适用上下两电阻，平衡输出高低电平，减小因占空比失调能力消耗。双 电阻并联型要求的电流驱动能力要比单电阻的小，这是因为要两个电阻并联值与 传输线的特征阻抗相匹配，每个电阻都比传输线的特征阻抗大，接近传输线电阻 的二倍。其连接方式如图3 所示。 图3 双电阻方式虽然解决了占空比的问题但无论信号是高电平还是低电平都有 直流功耗，并且双电阻方式需要两个元件，这就对PCB 的板面积提出了要求，因 此不适合用于高密度印刷电路板。 3、 并行终端端接： 为了减少电阻末端端接的静态功耗，在末端端接中结合使用串接电容，但电 容不影响输入信号上升下降沿的有效性，也不要避免电容上电压太大，使Hi/Low 切换时超出驱动器能提供的最大电流。其连接方法如图4 所示。 图4 这样连接可以避免较多的电源消耗，但由于电容的大小很难确定，大电容会吸 收较大电流增加电源损耗，小电容则会减弱匹配效果。