quartus ii+modelsim仿真修改版.docx

关于quartusii9.1调用modelsim仿真网上有很多的教程，我在这里也说一下我yongquartus ii调用Modelsim仿真的过程。第一步，先新建工程并写好顶层文件这是我的顶层程序：module modelsim_test(clk,rst_n,div );input clk;input rst_n;output div;reg div;always @ (posedgeclk or negedgerst_n) if(!rst_n) div=1b0; else div=~div;endmodule第二步，编译程序出现编译成功的标志方可。第三步，若是第一次使用quartus ii调用Modelsim仿真的话需要进行如下设置。Tool——options——eda tool options出现如下界面：第四步，进入菜单栏的Assignments——EDA Tool Settings,如下图所示。双击EDA Tool Setting下的simulation选项，弹出如图所示窗口，进行如下的设置第五步，完成以上设置，重新编译工程。打开工程目录，看到多了一个simulation 文件夹，再打开文件夹下的Modelsim文件夹，把quartus ii软件安装文件根目录下的maxii_atoms.v复制到”……simulation\modelsim“文件夹下，该文件是仿真元件库。（因为我用的好似MAX II器件，所以复制的是maxii_atoms.v,若用Cyclone ii器件就要用对应的.v文件。）（maxii_atoms.v在”……quartus\eda\sim_lib”文件夹下面，具体的视实际的安装路径而定）第六步，选择菜单栏下的processing——start进行如下图所示的操作打开”……simulation\modelsim”会看见modelsim_test.vt文件，（若你的顶层文件的模块名用的是clk则你会看见clk.vt文件），打开它，会看见如下的文字：（若找不到modelsim_test.vt文件，就把文件类型选为ALL FILES再查找）`timescale 1 ps/ 1 psmodule modelsim_test_vlg_tst();// constants // general purpose registersregeachvec;// test vector input registersregclk;regrst_n;// wires wire div;// assign statements (if any) modelsim_test i1 (// port map - connection between master ports and signals/registers .clk(clk),.div(div),.rst_n(rst_n));initial begin // code that executes only once // insert code here -- begin // -- end $display(Running testbench); end always // optional sensitivity list // @(event1 or event2 or .... eventn) begin // code executes for every event on sensit