第5章节80x86微处理器引脚功能与总线时序.ppt

8088CPU是双列直插式芯片， 共有40条引脚; 引脚33决定工作模式: 接地，最大模式 接+5V, 最小模式 在两种模式下引脚24~31 有不同的名称和意义 系统规模小: 只含有一个8088CPU 不含数字运算协处理器、 输入/输出协处理器 系统的控制总线直接由8088CPU的控制线供给。系统中的总线控制逻辑电路被减少到最小。 系统规模较大: 除8088CPU外，还可以有其它协处理器 如 数字运算协处理器8087 输入/输出协处理器8089 系统的控制总线由总线控制器8288来提供 8288增强了8088CPU总线的驱动能力 将8088的状态信号(S2~S0)进行译码， 提供8088对存储器、I/O接口进行控制所需的信号 ? CPU是在时钟信号的控制下工作 相邻两个脉冲之间的时间间隔， 称为一个时钟周期，又称 T状态（T周期）。 CPU通过总线完成与存储器、I/O端口之间的操作， 这些操作统称为总线操作。 ?执行一个总线操作所需要的时间称为总线周期。 ? 一个基本的总线周期通常包含 4 个T状态， 按时间的先后顺序分别称为T1、T2、T3、T4 ?执行一条指令所需要的时间称为指令周期。 执行一条指令的时间: 是取指令、执行指令、取操作数、存放结果所需时间的总和。 用所需的时钟周期数表示。 ?不同指令的执行时间（即指令周期）是不同的; 同一类型的指令，由于操作数不同，指令周期也不同 ? 8088CPU取指令、执行指令分别由BIU、EU完成， 取指和执行指令可以是并行的， 故8088CPU的指令周期 可以不考虑取指时间。 为实现某个操作，芯片上的引脚信号在时钟信号的统一控制下，按一定的时间顺序发出有效信号，这个时间顺序就是时序。如存储器写操作时序， I/O端口读操作时序。 描述某一操作过程中， 芯片/总线上有关引脚信号随时间发生变化的关系图，即时序图。 1、I/O端口、存储器读周期时序 指8088CPU从I/O端口或存储器读取数据时， 各有关引脚信号随时间变化的情况。 1.IO/M变低， CPU将对内存进行操作 2. A19~A0上出现地址信号 0011 0101 0000 0000 1100 A19 A15 A11 A7 A3 A0 3. ALE上出现正脉冲信号 4. DT/R变低， 数据收发器处于接受状态 1.IO/M变低， CPU将对内存进行操作 2.A19~A0上出现地址信号 0110 0011 0000 0000 1010 A19 A15 A11 A7 A3 A0 3. ALE上出现正脉冲信号 4.DT/R变高，数据收发器发送 5. WR变低， 发给内存， CPU将进行读 6. A19~A16上出现状态信号 0 IF 1 1 S6 S5 S4 S3 使用DS 7. DEN 变低， 允许数据收发器进行数据传送 8. AD7~AD0上出现数据信号 即BL的内容 0 1 1 1 1 1 0 0 AD7 AD0 作 业 I/O端口、存储器写周期时序 T1 T2 T3 T4 A19~A16 /S6~S3 IO/M A15~A8 AD7~AD0 ALE WR DT/R DEN CLK S6 ~ S3 A7 ~ A0 A19~A16 D7 ~ D0 高IO 低Mem 8088 GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC A15 A16/S3 A17/S4 A18/S5 A19/S6 SSO MN/MX RD HOLD HLDA WR IO/M DT/R DEN ALE INTA TEST READY RESET 例 假设 ( DS )=6000H, (DI)=300AH, (BL)=7CH 执行 MOV [ DI ], BL 指令MOV [DI], BL包含一个向存储器写操作 DS E