retiming.ppt

* * 前三章介绍了VLSI-DSP硬件架构一些最重要的基本概念，比如迭代边界，之后简单讨论了一下最常见的两项技术：流水线和并行处理。 本章开始介绍4个基本变换技术（重定时，折叠，展开，脉动）的第一个技术——重定时 * * 首先看一个简单的IIR数字滤波器，y(n)=ay(n-2)+by(n-3)+x(n)，PPT上给出了两种表达方式。实际上，第一种是先进行相加运算，再进行延时，第二种是先进行延时，再进行相加运算，根据LTI系统的性质，这没有本质区别，即运算功能没有改变。 从而，得到了两种不同的延迟器放置位置，这两种延迟器放置位置带来了什么样的系统性能呢？ * * 可见，关键路径长度变小了，而延迟器的个数增加了。 提问：（1）关键路径长度可以减小到何种程度，由什么东西来决定的？（环路的迭代边界分析入手） （2）关键路径减小，一定会增加延迟单元的个数吗？（答案是否定的） * * 很多时候，我们想改变原始系统中延时的数量和分布，以改善系统的某些性能（如面积、速度和功耗）。具体的，流水线就是改变系统延时数目的一个特例。加入流水线后，系统中的延时数目增加了，所付出的主要代价就是面积变大，当然这带来了更快的运行速度。反过来，有时不需要那么快的运行速度，而是想减小面积，可能需要“撤去某些流水线”，以减少延时的数目。为了能在各个性能指标之间进行灵活的折衷，就希望能制定一套如何来增加或减少系统延时数目以及改变系统延时分布的方法，重定时技术就应运而生了。 有效的重定时必须满足“不改变系统功能”基本要求，满足系统的“时不变性”。 当然也不可能改变迭代边界（提问：为什么？） * * * * * * * * 提问：通过观察，明显可见有延时是多余的，在哪个位置？ * * * * * * * * * * * * * * * * 提问：如何突破迭代边界，进行流水操作呢，有什么办法？ * * 4.4 Retiming techniques 4.4.1 Two special cases ----- Cutset retiming Two operations: adding k delays to each edge from G1 to G2 removing k delays from each edge from G2 to G1 Example: * * r(1)=0, r(2)=1, r(3)=0, r(4)=1 4.4 Retiming techniques 4.4.1 Two special cases ----- Cutset retiming Example: * * r(1)=0, r(2)=1, r(3)=0, r(4)=1 表明原有的结构即决定了重定时可能的k值，主要是由于重定时后的算法特性不变 4.4 Retiming techniques 4.4.1 Two special cases ----- Cutset retiming Node is a cutset * * Special case: r(1)=0, r(2)=1, r(3)=0, r(4)=0 4.4 Retiming techniques 4.4.1 Two special cases ----- pipelining Non-loop case * * 4.4 Retiming techniques 4.4.1 Two special cases ----- Cutset retiming and Slow down * * 4.4 Retiming techniques 4.4.1 Two special cases ----- Cutset retiming and Slow down * * 100 stage Lattice filter: critical path has 101 adders and 2 multipliers. 4.4 Retiming techniques 4.4.1 Two special cases ----- Cutset retiming and Slow down * * If Tmul=2 u.t. Tadd=1 u.t. In original lattice filter, Tsmp=105 u.t. In retimed infrastructure, Tsmp=2*3=6 u.t. Double slow down, Tsmp can reach 12 u.t. 4.4 Retiming techniques 4.4.2 Clock period minimizatio